寺田 和夫 | 広島市大学院情報科学研究科
スポンサーリンク
概要
関連著者
-
寺田 和夫
広島市大学院情報科学研究科
-
寺田 和夫
広島市立大学
-
寺田 和夫
広島市立大学大学院情報科学研究科
-
西田 彰男
(株)半導体先端技術テクノロジーズ
-
寺内 衛
広島市立大学情報科学部
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
辻 勝弘
広島市大学院情報科学研究科
-
寺内 衛
広島市立大学大学院情報科学研究科
-
寺内 衛
広島工業大学情報学部
-
角村 貴昭
(株)半導体先端技術テクノロジーズ
-
平本 俊郎
東京大学生産技術研究所
-
竹内 潔
MIRAI-Selete
-
西田 彰男
MIRAI-Selete
-
蒲原 史朗
MIRAI-Selete
-
平本 俊郎
東京大学生産技術研究所:mirai-selete
-
稲葉 聡
東芝セミコンダクター社半導体研究開発センター
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
-
水谷 朋子
東京大学生産技術研究所
-
KUMAR Anil
東京大学生産技術研究所
-
稲葉 聡
MIRAI-Selete
-
最上 徹
MIRAI-Selete
-
Hiramoto Toshirou
Device Development Center Hitachi Ltd.
-
Hiramoto Toshiro
The Institute Of Industrial Science The University Of Tokyo:vlsi Design And Education Center The Uni
-
Hiramoto Toshiro
Institute Of Industrial Science University Of Tokyo
-
Hiramoto Toshiro
Institute Of Industrial Science The University Of Tokyo
-
Hiramoto T
Univ. Tokyo
-
Hiramoto Toshiro
Vlsi Design And Education Center University Of Tokyo
-
Hiramoto Toshiro
The Authors Are With Institute Of Industrial Science The University Of Tokyo:the Author Is With Vlsi
-
Hiramoto Toshiro
Vlsi Design And Education Center The University Of Tokyo
-
辻 勝弘
広島市立大学大学院情報科学研究科
-
佐藤 修平
広島市立大学大学院情報科学研究科
-
船越 七郎
広島市立大学大学院情報科学研究科情報工学専攻
-
田中 浩治
日本電気株式会社半導体事業部
-
角村 貴昭
MIRAI-Selete
-
平本 俊郎
東大
-
高木 弘明
広島市立大学情報科学部
-
最上 徹
日本電気(株)マイクロエレクトロニクス研究所
-
讃井 和彦
広島市大大学院情報科学研究科
-
高木 弘明
広島市立大学情報科学部:(現)日立中部ソフトウェア株式会社
-
高橋 和也
広島市大学院情報科学研究科
-
平野 美緒
広島市立大学大学院情報科学研究科
-
関根 聡子
広島市立大学情報科学部情報工学科
-
梅田 亮
和歌山大学大学院システム工学研究科
-
梅田 亮
広島市立大学 情報科学部
-
永光 正知
広島市立大学情報科学部
-
木島 毅彦
広島市立大学情報科学部情報工学科
-
西山 勝彦
広島市立大学情報科学部
-
畠中 啓一
広島市立大学情報科学部
-
伊藤 啓一
広島市立大学情報科学部
-
寺田 和夫
広島市大大学院情報科学研究科
-
辻 勝弘
広島市大大学院情報科学研究科
-
讃井 和彦
広島市立大学院情報科学研究科
著作論文
- C-11-4 しきい値電圧ばらつきに対するハロー構造の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-10-5 しきい値電圧バラツキのチャネル寸法依存性(C-10. 電子デバイス,一般セッション)
- C-11-4 コンダクタンス測定によるDDDMOSFETのパラメータ抽出(C-11.シリコン材料・デバイス,一般講演)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路・シミュレーション及び一般)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-3 MOSFET しきい値電圧ばらつき評価用試験回路
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- 新しいDTMOS回路構造の動作評価
- しきい値電圧抽出方法の比較
- オフセットゲートMOSFETの回路モデル
- オフセットMOSFETの実効チャネル長の基板電圧依存性
- オフセットゲートを有するMOSFETの回路シミュレーションモデル
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 実効チャネル長抽出における測定誤差
- C-11-1 しきい値電圧ばらつきに対するチャネル濃度不均一性の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-11-2 電流の測定データにおけるはずれ値除去の自動化(C-11.シリコン材料・デバイス,一般セッション)
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)