オフセットゲートを有するMOSFETの回路シミュレーションモデル
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1998-03-06
著者
-
寺田 和夫
広島市大学院情報科学研究科
-
辻 勝弘
広島市大学院情報科学研究科
-
辻 勝弘
広島市立大学大学院情報科学研究科
-
寺田 和夫
広島市立大学大学院情報科学研究科
-
高木 弘明
広島市立大学情報科学部
-
田中 浩治
日本電気株式会社半導体事業部
-
高木 弘明
広島市立大学情報科学部:(現)日立中部ソフトウェア株式会社
-
寺田 和夫
広島市立大学
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- C-11-4 しきい値電圧ばらつきに対するハロー構造の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-10-5 しきい値電圧バラツキのチャネル寸法依存性(C-10. 電子デバイス,一般セッション)
- C-11-4 コンダクタンス測定によるDDDMOSFETのパラメータ抽出(C-11.シリコン材料・デバイス,一般講演)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路・シミュレーション及び一般)
- パラメータ抽出用のデータ数削減手法とその応用(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-3 MOSFET しきい値電圧ばらつき評価用試験回路
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- 新しいDTMOS回路構造の動作評価
- しきい値電圧抽出方法の比較
- オフセットゲートMOSFETの回路モデル
- オフセットMOSFETの実効チャネル長の基板電圧依存性
- オフセットゲートを有するMOSFETの回路シミュレーションモデル
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 実効チャネル長抽出における測定誤差
- 'SBB'SOI MOSFETの設計指針とその性能予測
- 'SBB' SOI MOSFETの設計指針とその性能予測
- C-11-1 しきい値電圧ばらつきに対するチャネル濃度不均一性の影響(C-11.シリコン材料・デバイス,一般セッション)
- C-11-2 電流の測定データにおけるはずれ値除去の自動化(C-11.シリコン材料・デバイス,一般セッション)
- 遺伝的アルゴリズムを用いた,パラメータ抽出におけるグルーピング : BSIM3v3のモデルパラメータ抽出(プロセス・デバイス・回路シミュレーション及び一般)
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価