インバータセルにおけるSingle-Event-Transientパルス発生のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
宇宙線中性子起因の二次イオンが発生させた電荷によって生じたエラー信号パルスが組み合わせ回路中を伝播するSingle Event Transient (SET)現象によって引き起こされるロジック回路の誤動作が懸念されている。単体MOS構造における電荷収集電流波形を元に、インバータセルにおいて発生するSETパルス幅を推定するモデルを提案した。SPICEを必要とせず、また、予めTCAD計算しておく電荷収集電流波形も少なくて済むという特長がある。計算されたパルス幅はmixed-mode TCADによる計算値と概ねよく合う。このモデルを用いてSETパルス発生率分布およびチップレベルでの誤動作率の評価を行ったところ、高信頼性を要する用途においては40nm node近辺で対策が必要になる可能性が示された。
- 2010-11-04
著者
-
熊代 成孝
Mirai-selete
-
最上 徹
(株)半導体先端テクノロジーズ
-
田中 克彦
MIRAI-Selete
-
最上 徹
MIRAI-Selete
-
竹内 幹
Mirai-selete
-
中村 英之
MIRAI-Selete
-
上村 大樹
MIRAI-Selete
-
福田 寿一
MIRAI-Selete
-
上村 大樹
富士通セミコンダクタ
関連論文
- 依頼講演 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析 (集積回路)
- 90nm CMOS差動対トランジスタのVthとAC応答のその場評価 (情報センシング)
- 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- チャネル不純物分布を正確に反映した離散化表面ポテンシャルモデルとその超高速不純物濃度ばらつき解析への応用(プロセス・デバイス・回路シミュレーション及び一般)
- 次世代半導体材料・プロセス基盤(MIRAI)プロジェクト
- 7.オンチップ光配線導入の課題検討(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- 2009SISPADレビュー(プロセス・デバイス・回路シミュレーション及び一般)
- 90/130nmテクノロジのCMOS回路におけるソフトエラー(IEDM特集(先端CMOSデバイス・プロセス技術))
- 病害短信 Alternaria alternata (Fries) Keisslerによるヤエヤマアオキ褐斑病(新称)
- (63) Alternaria alternataによるヤエヤマアオキ黒斑病(新称)(平成20年度日本植物病理学会大会講演要旨)
- 中性子ソフトエラーシミュレーションの新展開(新メモリ技術, メモリ応用技術, 一般)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 26aWZ-6 3次元アトムプローブと陽電子消滅法によるイオン注入不純物の拡散挙動解析(26aWZ 格子欠陥・ナノ構造(半導体),領域10(誘電体格子欠陥,X線・粒子線フォノン))
- 90nm CMOS差動対トランジスタのV_とAC応答のその場評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- GIDLを考慮したLSTP向けFinFETの設計(先端CMOSデバイス・プロセス技術)
- 境界保護層付きメッシュを用いた拡散シミュレーションの高精度化
- インバータセルにおけるSingle-Event-Transientパルス発生のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- advancing front法を用いた三次元格子生成における安定性の向上
- advancing front法を用いた三次元格子生成における安定性の向上
- Control Volume法における3D格子点配置に関する考察
- モンテカルロデバイスシミュレーションにおけるエネルギー分布関数の高精度化手法
- アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
- アナログ基本回路の基板雑音感度に関する考察(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
- LSIチップ光配線開発の現状と課題(光配線と高速伝送技術,デザインガイア2010-VLSI設計の新しい大地-)
- LSIチップ光配線開発の現状と課題(光配線と高速伝送技術,デザインガイア2010-VLSI設計の新しい大地)
- Flash-MOCVD強誘電体薄膜形成装置の基礎と量産化技術(物性,成膜,加工,プロセス : 強誘電体薄膜とデバイス応用)
- AT-1-3 地上ソフトエラーにおける対策技術の動向(AT-1.集積回路におけるソフトエラー-測定法,回路技術,EDA-,チュートリアルセッション,ソサイエティ企画)
- シミュレーション技術 プロセス・シミュレーション : イオン注入
- 点欠陥拡散モデルにおける統一パラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一のパラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一パラメータの抽出手順の構築
- 点欠陥拡散モデルにおける統一のパラメータの抽出手順の構築
- 実効垂直電界依存性をもつCoulomb散乱移動度モデル
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 2次元プロセスシミュレータ用汎用拡散スキームの開発
- 複雑な形状を有するMOSデバイス解析に適した三角形メッシュ生成方法
- 四面体Delaunay分割を用いた3次元配線シミュレータの開発
- ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- ACS-1-5 差動対トランジスタにおける基板ノイズ応答のオンチップ評価と解析(ACS-1.最新アナデジ混載LSI技術,シンポジウムセッション)
- 表面プラズモンアンテナを利用したSiナノフォトダイオード
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- アナログ基本回路の基板雑音感度に関する考察
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- アナログ基本回路における基板雑音感度の解析法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
- Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
- C-12-29 差動増幅回路における基板雑音感度の評価(C-12.集積回路,一般セッション)
- ソフトエラー評価技術と対策技術(高信頼性技術)
- ミッションクリティカルUNIXサーバ向け第10世代16コアSPARC64プロセッサ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ミッションクリティカルUNIXサーバ向け第10世代16コアSPARC64プロセッサ(低電圧/低消費電力技術,新デバイス・回路とその応用)