Control Volume法における3D格子点配置に関する考察
スポンサーリンク
概要
- 論文の詳細を見る
半導体プロセスデバイスシミュレータにおいてはcontrol volume法が標準的な離散化法となっている。今回、離散化格子がこの手法に適した格子であるための条件を3次元の場合において検討したので報告する。導かれた条件から格子点を配置すべきでない禁制領域が解析領域境界の近傍で定義できることが示され、予め禁制領域を確定した後に領域内部の格子点配置を行うというアプローチによる格子生成が可能であることが分かった。
- 社団法人電子情報通信学会の論文
- 1996-09-26
著者
-
田中 克彦
MIRAI-Selete
-
野津 明男
NEC情報システムズ科学技術システム事業部
-
田中 克彦
NECマイクロエレクトロニクス研究所
-
松本 比呂志
NECマイクロエレクトロニクス研究所
-
野津 明男
Nec情報システム
-
松本 比呂志
Necエレクトロニクス
関連論文
- 2009SISPADレビュー(プロセス・デバイス・回路シミュレーション及び一般)
- GIDLを考慮したLSTP向けFinFETの設計(先端CMOSデバイス・プロセス技術)
- インバータセルにおけるSingle-Event-Transientパルス発生のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- advancing front法を用いた三次元格子生成における安定性の向上
- advancing front法を用いた三次元格子生成における安定性の向上
- Control Volume法における3D格子点配置に関する考察
- モンテカルロデバイスシミュレーションにおけるエネルギー分布関数の高精度化手法
- 不活性化による格子間シリコンの放出を考慮したヒ素のペア拡散モデル
- TA-1-4 パラメータのばらつきに対するロバスト設計
- アクセプタからの電界の二次元的発散を考慮したSOI-MOSFETのしきい値電圧モデル
- 完全空乏化及び部分空乏化型SOI-MOSFETの短チャネル効果に関する容量ネットワークモデルに基づく比較
- SOIMOSFETの基板浮遊効果に及ぼすキャリア消滅の影響についての解析
- 〈シミュレーション技術〉インターコネクト・シミュレーション
- 裏面から駆動するソースフォロア型撮像素子の検討