極微細MOSトランジスタのプロセス誘起応力に関する有限要素解析 : 有限要素応力解析と収束電子線回折によるその妥当性の検討(<特集>材料の内部構造と力学特性)
スポンサーリンク
概要
- 論文の詳細を見る
The residual stress in thin films composing metal oxide semiconductor field emitter transistors (MOSFETs) was quantified, and a finite element method (FEM) based on the residual stress was proposed to predict stress in a scaled-down MOSFET which consists of a variety of thin films. A numerical analysis of process-induced stress in 130-nm-technology node MOSFETs was also carried out. The strain in the Si area in an actual MOSFET was measured by convergent-beam electron diffraction (CBED) and was compared with the FEM results to verify the validity of the FEM methodology. The FEM analysis results showed that (1) the magnitude of the compressive strain in the channel area increases as the source/drain length is reduced, (2) salicide reduces the magnitude of the compressive strain in the channel area, and (3) depositing tensile-stress SiN film in the sidewall spacer effectively reduces the channel strain. From a comparison of the FEM and CBED results it was found that although differences in the strain values obtained by these two methods are recognized, the results for both methods are in good agreement with regard to the shape of the strain distribution.
- 社団法人日本機械学会の論文
- 2002-11-25
著者
-
戸田 昭夫
日本電気(株)シリコンシステム研究所
-
齋藤 武博
NECエレクトロニクス(株)先端プロセス事業部
-
伊藤 信哉
NECエレクトロニクス(株)先端プロセス事業部
-
星野 隆道
(株)NEC情報システムズ基盤ソフトウエア(事)
-
山本 一郎
NECエレクトロニクス(株)先端プロセス事業部
-
堀内 忠彦
NECエレクトロニクス(株)先端プロセス事業部
-
麻多 進
NECエレクトロニクス(株)先端プロセス事業部
-
山本 一郎
Necエレクトロニクス 先端デバイス開発事業部
関連論文
- 極微細MOSトランジスタのプロセス誘起応力に関する有限要素解析 : 有限要素応力解析と収束電子線回折によるその妥当性の検討(材料の内部構造と力学特性)
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- オンチップパルスジェネレータを用いた高周波パルス電流によるEM評価
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 1.0V駆動による高性能70nm CMOS技術
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- ULSI微細Cuダマシン配線の応力誘起ボイドに関する3-D弾塑性有限要素解析
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 温度サイクル負荷時におけるLSIパッケージの封止樹脂クラックに関する解析
- 樹脂封止パッケージのT/C寿命の予測
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)