コンタクト底部のSi表面状態によるコンタクト抵抗の劣化
スポンサーリンク
概要
- 論文の詳細を見る
ULSIにおけるコンタクトホールの微細化によりコンタクトホールのアスペクト比は増加し,このためにこれまでのスパッタ法に代わって,CVDによる金属膜の堆積が検討されている.CVDで金属膜を堆積してコンタクトを形成する場合,原料ガスとSi表面との反応を制御する必要がある.コンタクトホールの高アスペクト比化に伴い,より選択比の高いエッチングが要求される結果,コンタクト開口時におけるSiの表面状態の劣化によるコンタクト抵抗の増加が懸念される.本研究では選択W-CVDの場合における電子状態からみたSiの表面状態とWF_6との反応の相関を調べた結果,コンタクトエッチング時にSi表面に混入する酸素が,コンタクト抵抗を劣化させることを明らかにし,更にその後のイオン注入工程がn^+拡散層とP^+拡散層上でのコンタクト抵抗の劣化の度合いを変えることを示した.
- 社団法人電子情報通信学会の論文
- 1995-05-25
著者
-
関根 誠
NECエレクトロニクス株式会社
-
吉川 公麿
NEC ULSIデバイス開発研究所
-
角原 由美
NECエレクトロニクス株式会社先端デバイス開発部
-
関根 誠
NEC ULSIデバイス開発研究所
-
角原 由美
NEC ULSIデバイス開発研究所
関連論文
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- ギガビットスケールDRAM用TiN/Ti-CVDコンタクト技術
- 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- Alリフローによるコンタクト埋込特性に与えるコンタクト形状およびリフロー下地膜の影響
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- 多層ダマシンCu配線のエレクトロマイグレーション評価 (半導体デバイス特集) -- (基盤技術)
- コンタクト底部のSi表面状態によるコンタクト抵抗の劣化
- 0.15μm CMOS用CoSi_2サリサイド技術
- 256Mb DRAM用HSG-Siシリンダキャパシタ
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発