高速キャッシュSRAM用センスアンプ回路
スポンサーリンク
概要
- 論文の詳細を見る
近年、PCの高性能化は著しく、MPUでは性能を十分に発揮するために、高速SRAMを外部2次キャッシュとして用いる方式が採用されている。そこで我々は、クロックサイクル300MHzに対応した、高速CMOSキャッシュ、SRAMの開発を行った。今回、このキヤッシュSRAMを高速化するために考案した、高速センスアンプ回路の有効性をシミュレーションにて示すことができたので報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
原田 昌樹
日立超lsiエンジニアリング(株)
-
森田 貞幸
日立超LSIエンジニアリング
-
矢幡 秀治
(株)日立製作所 半導体事業部
-
西尾 洋二
(株)日立製作所 半導体事業部
-
森田 貞幸
(株)ルネサステクノロジ
-
森田 貞幸
日立超lsiエンジニアリング(株)
-
西尾 洋二
(株)日立製作所半導体事業部
関連論文
- 12.5ns 16Mビット CMOS SRAM
- 300MHz 2Mb CMOSパイプラインバーストSRAM
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速キャッシュSRAM用センスアンプ回路
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- 167MHz 1Mbit CMOSシンクロナスキャッシュSRAM
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)