メモリ回路を用いた回路分割型回路シミュレーション方式の評価

スポンサーリンク

概要

論文の詳細を見る
回路シミュレータの高速化の手法の一つとして、回路を複数のブロックに分割して動作していない部分の解析を省略する、いわゆる潜伏性を利用した回路分割型回路シミュレータがある。回路を階層的に分割して再帰的縁付きブロック対角構造行列を生成して解く場合に、行列のリオーダリングの制限によりフィルインが増加し、行列計算時の演算数が増加するという問題が無視できないことが判明した。そこで、ブロック間のインタフェースノードの階層を移動することによって、演算数の増加を低減することを検討した。メモリ回路9回路を用いて本方式を評価した結果、インタフェースノードの移動によりLU分解の処理時間の2%〜67%を低減でき、全体として1.3倍〜4.6倍の高速化となった。
1996-09-27

著者

関連論文

もっと見る

スポンサーリンク