重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
スポンサーリンク
概要
- 論文の詳細を見る
微細化に伴うトランジスタの製造ばらつきの相対的増大により,SRAM の動作マージン減少が深刻な課題となっている.SRAM セルの不良率を推定するため,従来より Monte Carlo 法による解析が行われている.しかし,動作しない SRAM セルの発生頻度が小さいため,多大な計算時間を要する課題がある.本稿では平均値移動による重点的サンプリングで用いる移動ベクトルを,効果的に探索する手法を提案する.提案手法は,初めに探索領域を段階的に拡大し,その後歩留まりへの寄与が大きい領域に向かって縮小する.これより効率的かつ安定に,平均値移動量を決定できる.複数回の実験より,10-10 での不良率の回路について従来の Monte Carlo 法に比べ,計算試行回数を 106 倍以上,削減できることを確認した.
- 一般社団法人情報処理学会の論文
- 2009-11-25
著者
-
佐藤 高史
東京工業大学統合研究院
-
益 一哉
東京工業大学
-
益 一哉
東京工業大学統合大学院
-
萩原 汐
東京工業大学統合研究院
-
佐藤 高史
京都大学大学院情報学研究科通信情報システム専攻
-
伊達 貴徳
東京工業大学統合研究院
-
佐藤 高史
京都大学大学院情報学研究科
関連論文
- 携帯電話開発のための統合シミュレーション環境の構築
- C-2-57 CMOS RFパワーアンプにおけるプロセス世代依存性(C-12.集積回路,一般セッション)
- C-2-14 CMOSインバータ型広帯域可変利得増幅器の検討(C-2.マイクロ波A(マイクロ波・ミリ波能動デバイス),一般セッション)
- C-12-64 WLP技術を用いた低雑音増幅器の検討(C-12. 集積回路C(増幅回路),一般セッション)
- 集積化MEMSの展望(センサーデバイス,MEMS,一般)
- RF CMOS集積回路 : Reconfigurability and Scalability(招待講演,技術展示,リコンフィギャブルハードウェア,10周年記念イベント)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- 三次元LSIチップ間配線技術
- CMOS集積回路とMEMSの融合 (特集 エレクトロニクスの多様化を支える新デバイス技術--2020年を見据えて)
- オンチップRF可変インダクタの開発
- C-10-14 口腔内pHモニタリングのためのISFET特性の基礎検討(C-10.電子デバイス,一般講演)
- ウェーハレベルパッケージ技術による高周波インダクタの開発と回路応用(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 6.CMOS集積回路とMEMSの融合(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- C-12-17 2.8-11GHz広帯域差動リング型電圧制御発振器(C-12.集積回路,一般セッション)
- C-12-13 CMOSインバータ型高利得広帯域RF可変増幅回路の検討(C-12.集積回路,一般セッション)
- C-12-3 インジェクションロックを用いたCMOS QPSK RF信号発生回路の検討(C-12.集積回路,一般セッション)
- C-12-2 デジタルベーススケーラブルQPSK RF変調回路(C-12.集積回路,一般セッション)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- C-12-17 CMOSインバータ型広帯域可変利得増幅器の評価(増幅器,C-12.集積回路,一般セッション)
- A-1-42 ISFETを用いたワイヤレスpHセンサモジュール(A-1.回路とシステム,一般セッション)
- 二つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用(電磁環境・EMC)
- C-12-59 オンチップRC配線と伝送線路による高速デジタル信号伝送特性の比較(C-12.集積回路,一般セッション)
- C-12-58 クロックドインバータ型D-FFによるMUX/DEMUXの研究(C-12.集積回路,一般セッション)
- C-12-12 Wide-Band, Linear Low Noise Amplifier Design
- CT-1-3 アナログCMOS集積回路とMEMSの融合(チュートリアルセッション,CT-1.More than Mooreを実現するMEMS融合LSI技術,ソサイエティ企画)
- C-12-53 キャパシティブプリエンファシス技術を導入したオンチップRC伝送回路と伝送線路回路の比較(オンチップ・インターフェイス,C-12.集積回路,一般セッション)
- C-12-52 高速オンチップシリアル伝送用4:1 MUX回路の検討(オンチップ・インターフェイス,C-12.集積回路,一般セッション)
- C-12-25 CMOSリング型I/Q出力電圧制御発振器の広帯域化に関する検討(RF(2),C-12.集積回路,一般セッション)
- C-12-23 スケーラブル広帯域RF QPSK変調回路の検討(RF(1),C-12.集積回路,一般セッション)
- C-12-22 Time To Analog Converterを用いたスケーラブルCMOS RF信号発生回路の検討(RF(1),C-12.集積回路,一般セッション)
- C-12-16 CMOSインバータ回路をベースとしたインダクタレス広帯域RF CMOS低雑音増幅回路(増幅器,C-12.集積回路,一般セッション)
- C-12-8 低電力・小面積CMOS擬似ランダムパターンデータ発生回路(C-12.集積回路,一般セッション)
- C-12-53 伝送線路配線を用いたオンチップネットワークのための低消費電力1:4デマルチプレクサ(C-12. 集積回路C(ワイヤライン),一般セッション)
- D-10-16 統計的タイミング情報に基づく適応型テスト(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-17 適応型テストにおけるクリティカルパスのクラスタリング手法(D-10. ディペンダブルコンピューティング,一般セッション)
- A-3-2 論理セル遅延の電圧・プロセスばらつき感度の検討(A-3.VLSI設計技術,一般セッション)
- C-12-41 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化(C-12.集積回路,一般セッション)
- A-3-14 リーク電流測定用トランジスタアレイ回路の測定(A-3. VLSI設計技術,一般セッション)
- A-1-8 大域ばらつきの近似次数が回路遅延ばらつきに与える影響(A-1.回路とシステム,一般講演)
- C-12-37 差動インダクタの信号励起モードの比較検討(C-12.集積回路C(アナログ),エレクトロニクス2)
- C-12-50 ISFETを用いたワイヤレスpHセンシング用低電力FM送信IC(無線通信,C-12.集積回路,一般セッション)
- C-12-36 注入同期を用いた低位相雑音リングVCO型PLL(発振器・PLL,C-12.集積回路,一般セッション)
- C-12-32 注入同期を用いたスケーラブル広帯域リング型電圧制御発振器回路(発振器・PLL,C-12.集積回路,一般セッション)
- リングオシレータによるしきい値簡易推定の温度依存性の検討(ディペンダブル設計,物理設計及び一般)
- SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般)
- C-12-6 電源電圧降下の時間的・空間的広がり可視化手法(C-12.集積回路ACD,一般講演)
- A-3-19 セル間接続方向限定性とセル配置粗密性を考慮した配線長分布(A-3.VLSI設計技術,一般講演)
- A-3-7 電源電圧降下の相関を用いる電源網の定量的評価(A-3.VLSI設計技術,一般講演)
- A-3-23 リングオシレータを用いる瞬時電圧降下測定手法の精度改善(A-3.VLSI設計技術,一般講演)
- A-3-22 MOSFETのリーク電流ばらつき測定のための回路検討(A-3.VLSI設計技術,一般講演)
- A-3-12 歩留まり予測のためのビア数分布モデル(A-3.VLSI設計技術,一般講演)
- A-3-10 オンチップ伝送線路を用いた将来におけるLSIの遅延時間予測手法(A-3. VLSI設計技術, 基礎・境界)
- A-3-9 配置効率を考慮したSoCのマクロ面積配分手法(A-3. VLSI設計技術, 基礎・境界)
- C-12-31 CMOSマルチリングオシレータを用いたRF信号発生回路の検討(発振器・PLL,C-12.集積回路,一般セッション)
- 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
- TA-2-4 インダクタンスに起因する配線遅延変動の統計的予測手法
- C-12-29 Capacitively-Resistively Driven Wireを導入したオンチップRC伝送回路の検討(MOSモデリング・フィルタ,C-12.集積回路,一般セッション)
- C-12-29 Si CMOS RF分布定数型増幅器の消費電力削減手法(C-12.集積回路C(アナログ),一般講演)
- C-12-34 Si RF CMOS分布定数型増幅器の設計(C-12.集積回路C(アナログ),エレクトロニクス2)
- 高性能パッシブ素子の開発と回路応用(配線・実装技術と関連材料技術)
- 高Q値WLPインダクタおよびその5.8GHz帯LC型電圧制御発振器への応用(配線・実装技術と関連材料技術)
- C-12-44 2ステップゲイン広帯域CMOS増幅ICの試作評価結果(電力増幅器・低雑音増幅器,C-12.集積回路,一般セッション)
- C-12-15 チップ内伝送用高速低電力MUX/DEMUXの検討(センサ・有線通信,C-12.集積回路,一般セッション)
- C-12-26 Si基板上におけるコプレーナ-ストリップ差動伝送線路の設計(C-12.集積回路,一般セッション)
- C-12-29 RF CMOS回路の高性能化に向けたオンチップ/オフチップインダクタ特性の比較(C-12.集積回路,一般セッション)
- C-12-33 抵抗帰還を用いたインバータ型オンチップ出力バッファの低ジッタ化設計(C-12.集積回路,一般セッション)
- 統計的STAの精度検証手法 (DFM)
- 超球の一部を用いた歩留り推定における不良領域の効率的探索手法(製造性考慮設計,システムオンシリコンを支える設計技術)
- 重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
- C-12-30 状態依存性を考慮した論理回路の電源間容量モデルの検討(C-12.集積回路,一般セッション)
- C-12-31 状態依存性解析のための電源間容量のテーブルルックアップ計算(C-12.集積回路,一般セッション)
- A-1-27 回路特性ばらつき解析に対する重点的サンプリングの適用検討(A-1.回路とシステム,一般セッション)
- A-3-13 電源遮断回路におけるインバータ列遅延時間ばらつきの計算(A-3. VLSI設計技術,一般セッション)
- パワーゲーティング技術における製造ばらつきの回路特性への影響
- A-3-21 高精度デバイスばらつき測定のための電源構造の設計(A-3.VLSI設計技術,一般講演)
- 電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法(低消費電力設計,システムオンシリコンを支える設計技術)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
- C-12-42 CMOS論理回路における電源網容量の入力状態依存性についての検討(C-12.集積回路,一般セッション)
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-37 測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法(C-12. 集積回路ABC(測定・評価),一般セッション)
- 45-65nmノードにおける遅延ばらつき特性の環境温度依存性 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (DFM(3))
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- C-12-36 Si CMOSチップにおける右手・左手系伝送線路の検討(C-12.集積回路ABC,一般講演)
- B-4-7 ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討(B-4.環境電磁工学,一般講演)
- A-3-16 伝送線路を用いたオンチップ高速信号伝送回路の研究(A-3.VLSI設計技術,一般講演)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み
- IDDQ電流による大域プロセスばらつきの推定手法(電力/電源解析,システムオンシリコンを支える設計技術)
- パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化(ディペンダブル(1),システムオンシリコンを支える設計技術)
- 5.1 経時劣化概説(第5章:素子特性経時劣化,ディペンダブルVLSIシステム)