二つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用(電磁環境・EMC)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,QFP (Quad Flat Package)パッケージのLSIを搭載したプリント回路基板に対し,基板の電源共振による強い電磁放射を低減するための新たな電源デカップリング回路を提案する.本デカップリング回路は二つのキャパシタと1本の電源配線によって構成されるπ型フィルタを基本とし,共振を起こす基板の電源系を,ノイズを発生させるLSIの電源系から効果的に分離できる.ここで,前記電源配線は伝送線路理論に基づき,電磁放射で問題とする上限周波数の約1/4波長の長さに設計し,電源配線の特性インピーダンスは,実装状態での寄生インダクタンスを考慮したキャパシタのインピーダンスの3倍以上に設計する.この基本構成は既に報告していたが,今回,複数の電源端子を有するQFP向けに,放射低減効果を維持若しくは向上させながら,必要とするキャパシタ数を削減した新たな回路構成を提案する.本回路がLSIの電源系とプリント回路基板の電源系との間で,電源スイッチングノイズを広帯域で分離できることを,基板電源系のインピーダンスの計算結果やタパラメータの測定結果を用いて示す.また,208ピンQFPのLSIを実装した基板に本回路を適用した実測を行い,従来の電源デカップリング方法に比べ電磁放射が広帯域で低減できることを確認している.
- 社団法人電子情報通信学会の論文
- 2009-05-01
著者
-
原田 高志
NECシステム実装研究所
-
佐々木 英樹
Necシステム実装研究所
-
佐藤 高史
東京工業大学統合研究院
-
益 一哉
東京工業大学
-
栗山 敏秀
近畿大学
-
佐々木 英樹
Necエレクトロニクス
-
佐藤 高史
京都大学大学院情報学研究科
関連論文
- LSIパッケージのイミュニティ評価方法(線路/一般)
- BS-3-5 無線機器内部の電磁干渉計測と抑制手法の検討(BS-3.イントラEMC問題,シンポジウムセッション)
- エレクトロニクス実装における磁性材料の役割
- B-4-57 電源供給系の共振特性に対するグラウンドパッドの影響(B-4.環境電磁工学,一般セッション)
- GHz帯におけるEMC実装設計 (集積回路)
- GHz帯におけるEMC実装設計 (電子部品・材料)
- SPICEによる多層電源プレーン及びヴィア構造の結合解析(PCB・回路・シミュレーション, マイクロ波EMC/一般)
- SPICEによる多層電源プレーン及びヴィア構造の結合解析(PCB・回路・シミュレーション, マイクロ波EMC/一般)
- 多層プリント回路基板における電源供給プレーンの等価インダクタンスとデカップリングのためのキャパシタ配置(電源供給設計とEMC技術)(最近の半導体パッケージと高速伝送・高周波実装技術論文特集)
- 多層プリント回路基板電源供給プレーンの等価インダクタンスと放射抑制のためのキャパシタ配置(通信EMC/一般)
- SMT実装 プリント回路基板用EMIルールチェッカDEMITASNX (実装技術特集)
- テクノロジー EMI抑制のためのプリント回路基板設計ルールチェッカー
- 二つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用(電磁環境・EMC)
- プリント回路基板からの不要電磁放射の信号配線レイアウト依存性(回路・PCB,広帯域化するEMC技術論文)
- B-4-56 プリント回路基板におけるリターン電流経路の不連続による不要電磁波放射増加量の定量評価
- B-4-41 プリント回路基板における配線からのディファレンシャルモード放射とグランドプレーンからのコモンモード放射の関係
- 多層プリント回路基板層間配線からの不要電磁波放射特性
- B-4-7 スリットのあるプレーンを有する多層プリント回路基板電源供給系の解析
- B-4-2 コモンモード放射を抑えるプリント基板設計方法
- EMCJ2000-37 コモンモード放射の基板レイアウト依存性
- コモンモード放射解析のためのLSIのモデル化
- コモンモード放射解析のためのLSIのモデル化
- VLSIのためのEMI抑制デカップリング回路
- 多層プリント基板の層間配線と電源供給系の結合モデル
- ミックスドシグナルSiP (System-in-Package)に対する信号対ノイズ比測定(SiP (System in Package)技術,先端電子デバイスパッケージと高密度実装プロセス技術の最新動向論文)
- D-10-16 統計的タイミング情報に基づく適応型テスト(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-17 適応型テストにおけるクリティカルパスのクラスタリング手法(D-10. ディペンダブルコンピューティング,一般セッション)
- A-3-2 論理セル遅延の電圧・プロセスばらつき感度の検討(A-3.VLSI設計技術,一般セッション)
- C-12-41 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化(C-12.集積回路,一般セッション)
- A-3-14 リーク電流測定用トランジスタアレイ回路の測定(A-3. VLSI設計技術,一般セッション)
- A-1-8 大域ばらつきの近似次数が回路遅延ばらつきに与える影響(A-1.回路とシステム,一般講演)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- GHz帯におけるEMC実装設計(EMC回路設計とシステムLSIの実装設計)
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言(EMC回路設計とシステムLSIの実装設計)
- GHz帯におけるEMC実装設計(EMC回路設計とシステムLSIの実装設計)
- プリント回路基板近傍磁界の時間軸波形計測
- 近傍磁界測定によるアンテナ電流分布の推定とSAR
- 磁界測定によるSAR測定法の精度評価
- プリント基板近傍における磁界波形の測定
- リングオシレータによるしきい値簡易推定の温度依存性の検討(ディペンダブル設計,物理設計及び一般)
- SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般)
- C-12-6 電源電圧降下の時間的・空間的広がり可視化手法(C-12.集積回路ACD,一般講演)
- A-3-19 セル間接続方向限定性とセル配置粗密性を考慮した配線長分布(A-3.VLSI設計技術,一般講演)
- A-3-7 電源電圧降下の相関を用いる電源網の定量的評価(A-3.VLSI設計技術,一般講演)
- A-3-23 リングオシレータを用いる瞬時電圧降下測定手法の精度改善(A-3.VLSI設計技術,一般講演)
- A-3-22 MOSFETのリーク電流ばらつき測定のための回路検討(A-3.VLSI設計技術,一般講演)
- 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
- TA-2-4 インダクタンスに起因する配線遅延変動の統計的予測手法
- B-4-51 EBG構造によるLSI-プリント基板間の電磁ノイズ漏洩抑制技術(B-4.環境電磁工学,一般セッション)
- 多層プリント基板における電源プレーン上のスリットの共振周波数への影響
- 統計的STAの精度検証手法 (DFM)
- プリント回路板のEMI発生メカニズムとモデリング(EMC基礎講座第17回)
- 超球の一部を用いた歩留り推定における不良領域の効率的探索手法(製造性考慮設計,システムオンシリコンを支える設計技術)
- 重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
- C-12-30 状態依存性を考慮した論理回路の電源間容量モデルの検討(C-12.集積回路,一般セッション)
- C-12-31 状態依存性解析のための電源間容量のテーブルルックアップ計算(C-12.集積回路,一般セッション)
- A-1-27 回路特性ばらつき解析に対する重点的サンプリングの適用検討(A-1.回路とシステム,一般セッション)
- A-3-13 電源遮断回路におけるインバータ列遅延時間ばらつきの計算(A-3. VLSI設計技術,一般セッション)
- パワーゲーティング技術における製造ばらつきの回路特性への影響
- A-3-21 高精度デバイスばらつき測定のための電源構造の設計(A-3.VLSI設計技術,一般講演)
- 電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法(低消費電力設計,システムオンシリコンを支える設計技術)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
- 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
- C-12-42 CMOS論理回路における電源網容量の入力状態依存性についての検討(C-12.集積回路,一般セッション)
- BI-2-3 システム機器におけるコモンモード放射とそのメカニズム(BI-2.複合システムのノイズ問題を考える,ソサイエティ企画)
- 多層プリント回路基板電源供給系の二次元解析
- 多層プリント回路基板の電源供給プレーンにおける共振特性
- 伝送線路理論による多層プリント回路基板電源供給プレーンの共振特性の解析 (MES'98 第8回マイクロエレクトロニクスシンポジウム) -- (環境・EMC)
- プリントと回路基盤近傍の磁界計測とそのEMCへの応用
- プリントと回路基盤近傍の磁界計測とそのEMCへの応用
- 磁界波形計測によるICスイッチングノイズの測定
- 多層プリント回路基板における電源供給プレーンからの不要電磁波放射
- 基板近傍の磁界測定による高周波電流分布の推定
- 電源プレーン、グランドプレーンを内層にもつ4層基板近傍の磁界特性
- 多層プリント回路基板における不要電磁波放射特性
- プリント回路基板近傍における高周波磁界の時間軸波形計測
- 回路近傍の磁界波形測定による不要電磁波放射源の推定
- プリント基板近傍の磁界波形測定に関する一考察
- 静電気放電による金属フレーム上での磁界波形と回路への結合
- 静電気放電による金属フレーム上の磁界強度分布
- 接触放電による金属フレーム上での磁界波形の検討
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-37 測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法(C-12. 集積回路ABC(測定・評価),一般セッション)
- 45-65nmノードにおける遅延ばらつき特性の環境温度依存性 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (DFM(3))
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
- EMC回路設計とシステムLSIの実装設計 : 実装サイドからチップ設計への提言
- C-12-36 Si CMOSチップにおける右手・左手系伝送線路の検討(C-12.集積回路ABC,一般講演)
- B-4-7 ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討(B-4.環境電磁工学,一般講演)
- A-3-16 伝送線路を用いたオンチップ高速信号伝送回路の研究(A-3.VLSI設計技術,一般講演)
- B-4-31 EBG構造によるLSI-プリント基板間の電磁ノイズ漏洩抑制技術におけるアンダーフィル樹脂の影響(B-4. 環境電磁工学,一般セッション)
- 時系列解析によるノイズ源探索手法(電子デバイスの高速・高密度実装とインテグレーション技術論文)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み
- IDDQ電流による大域プロセスばらつきの推定手法(電力/電源解析,システムオンシリコンを支える設計技術)
- パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化(ディペンダブル(1),システムオンシリコンを支える設計技術)