5.1 経時劣化概説(第5章:素子特性経時劣化,<特集>ディペンダブルVLSIシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 日本信頼性学会の論文
• 2013-12-01

著者

• 佐藤 高史

  東京工業大学統合研究院

• 橋本 昌宜

  大阪大学

• 佐藤 高史

  京都大学

関連論文

• グラウンド平面・シールド配線によるシステム・オン・パネルの配線間容量の低減と容量見積りの容易化(レイアウト設計,システムLSI設計とその技術)
• システム液晶のための配線容量抽出手法(レイアウト設計検証, システムLSIの設計技術と設計自動化)
• 二つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用(電磁環境・EMC)
• D-10-16 統計的タイミング情報に基づく適応型テスト(D-10. ディペンダブルコンピューティング,一般セッション)
• D-10-17 適応型テストにおけるクリティカルパスのクラスタリング手法(D-10. ディペンダブルコンピューティング,一般セッション)
• A-3-2 論理セル遅延の電圧・プロセスばらつき感度の検討(A-3.VLSI設計技術,一般セッション)
• C-12-41 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化(C-12.集積回路,一般セッション)
• A-3-14 リーク電流測定用トランジスタアレイ回路の測定(A-3. VLSI設計技術,一般セッション)
• A-1-8 大域ばらつきの近似次数が回路遅延ばらつきに与える影響(A-1.回路とシステム,一般講演)
• リングオシレータによるしきい値簡易推定の温度依存性の検討(ディペンダブル設計,物理設計及び一般)
• SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング(物理設計,システム設計及び一般)
• C-12-6 電源電圧降下の時間的・空間的広がり可視化手法(C-12.集積回路ACD,一般講演)
• A-3-19 セル間接続方向限定性とセル配置粗密性を考慮した配線長分布(A-3.VLSI設計技術,一般講演)
• A-3-7 電源電圧降下の相関を用いる電源網の定量的評価(A-3.VLSI設計技術,一般講演)
• A-3-23 リングオシレータを用いる瞬時電圧降下測定手法の精度改善(A-3.VLSI設計技術,一般講演)
• A-3-22 MOSFETのリーク電流ばらつき測定のための回路検討(A-3.VLSI設計技術,一般講演)
• 遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法
• TA-2-4 インダクタンスに起因する配線遅延変動の統計的予測手法
• 統計的STAの精度検証手法 (DFM)
• 超球の一部を用いた歩留り推定における不良領域の効率的探索手法(製造性考慮設計,システムオンシリコンを支える設計技術)
• 重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用
• C-12-30 状態依存性を考慮した論理回路の電源間容量モデルの検討(C-12.集積回路,一般セッション)
• C-12-31 状態依存性解析のための電源間容量のテーブルルックアップ計算(C-12.集積回路,一般セッション)
• A-1-27 回路特性ばらつき解析に対する重点的サンプリングの適用検討(A-1.回路とシステム,一般セッション)
• A-3-13 電源遮断回路におけるインバータ列遅延時間ばらつきの計算(A-3. VLSI設計技術,一般セッション)
• パワーゲーティング技術における製造ばらつきの回路特性への影響
• A-3-21 高精度デバイスばらつき測定のための電源構造の設計(A-3.VLSI設計技術,一般講演)
• 電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法(低消費電力設計,システムオンシリコンを支える設計技術)
• A-3-9 シャントコンダクタンスを挿入したオンチップ伝送線路のアイパターン評価(A-3.VLSI設計技術,一般講演)
• 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
• 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
• 電源ノイズによる遅延変動の測定と電源ノイズを再現するフルチップシミュレーション手法
• C-12-42 CMOS論理回路における電源網容量の入力状態依存性についての検討(C-12.集積回路,一般セッション)
• 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• 集積回路における電源品質の解析技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• C-12-37 測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法(C-12. 集積回路ABC(測定・評価),一般セッション)
• 45-65nmノードにおける遅延ばらつき特性の環境温度依存性 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (DFM(3))
• 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
• 混合正規分布による重点的サンプリングの高次元ばらつき解析への適用
• C-12-36 Si CMOSチップにおける右手・左手系伝送線路の検討(C-12.集積回路ABC,一般講演)
• B-4-7 ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討(B-4.環境電磁工学,一般講演)
• A-3-16 伝送線路を用いたオンチップ高速信号伝送回路の研究(A-3.VLSI設計技術,一般講演)
• A-1-20 逆流電流削減による差動型整流回路の変換効率改善(A-1.回路とシステム,一般セッション)
• プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
• プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み
• IDDQ電流による大域プロセスばらつきの推定手法(電力/電源解析,システムオンシリコンを支える設計技術)
• パラメータ推定に基づくIDDQ電流しきい値決定のオンラインテストに向けた高速化(ディペンダブル(1),システムオンシリコンを支える設計技術)
• 5.1 経時劣化概説(第5章:素子特性経時劣化,ディペンダブルVLSIシステム)

もっと見る 閉じる

スポンサーリンク