DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
LSIの低電力化手法であるDVS/DVFS技術について、その有効性と課題の両面で考察を行った。有効性については、充放電電流による電力消費の削減効果((αV^3)やそのエネルギー削減効果(αV^2)に加えて、リーク電流の削減効果についても検討し、現状ではV^1.5に比例して削減できることを示した。また、さらなるリーク電流の削減のために電源遮断方式との併用の方法について考察を行った。今後の展望については、回路の低電圧動作の他に「性能が必要でない期間」を見つけ出す、あるいは、作り出すことが重要であることを述べた。
- 社団法人電子情報通信学会の論文
- 2007-08-16
著者
関連論文
- CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 電池動作対応低電圧SRAM技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案