CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
スポンサーリンク
概要
- 論文の詳細を見る
近年, 携帯電話を代表とする移動体通信機器市場が急速に拡大している.これに伴い, CMOS LSIの低電圧・高速化技術は, 機器使用可能時間の長時間化を目的とした低電力化と, 機器の優位化を目的とした高機能化のために, 極めて重要な技術となっている.CMOS LSIの低電圧・高速化の課題としては, 従来のCMOS LSIでは無視できるような量であったリーク電流の増加を挙げることができる.本論文では, CMOS LSIの低電圧化の目的と推移について述べた後, 低電圧・高速化に伴って増加する各種リーク電流の発生メカニズムについて述べ, 現在までに提案されている各種リーク電流の削減技術について述べる.
- 2000-10-25
著者
関連論文
- CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 電池動作対応低電圧SRAM技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)