コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
スポンサーリンク
概要
- 論文の詳細を見る
従来I/Oコントロールチップは、1システムに1つしか存在しないか、コントローラ内蔵CDRAMではコントローラが複数分散しており、メモリの増減が困難になる恐れがあった。本稿ではこの問題を解決すべく、このCDRAMに搭載したアクティブプルアップ制御方式について報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
阿部 英明
三菱電機(株)メモリ事業統括部
-
渡邊 直也
株式会社ルネサステクノロジ
-
大谷 順
三菱電機(株)ulsi開発研究所
-
山崎 彰
三菱電機(株)ULSI技術開発センター
-
渡邊 直也
三菱電機(株)ULSI技術開発センター
-
熊野谷 正樹
三菱電機USLI開発センター
-
堂阪 勝己
三菱電機(株)ULSI開発研究所
-
熊野谷 正樹
三菱電機(株)ULSI開発研究所
-
阿部 英明
三菱電機(株) システムlsi事業統括部
-
山崎 彰
三菱電機 Ulsi技開セ
関連論文
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- バンド幅42.4G-Byte/secと実効描画レート20M-Triangle/secを達成した3D-フレームバッファ
- 16MビットDRAM内蔵32ビットマイクロプロセッサ
- コントロ-ラ付き16MキャッシュDRAM (特集"半導体")
- 画像用キャッシュDRAM
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- 0.18μm eDRAMコアの開発による0.18μm DRAM混載システムLSIコア技術の確立 (特集 LSI)
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- DRAM混載システムLSIの現状と今後の動向
- 高速・低消費電力システムLSIのメモリ回路技術
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- 0.15〜0.13μmDRAM混載ロジック技術 (特集 IT社会に貢献する半導体)