バンド幅42.4G-Byte/secと実効描画レート20M-Triangle/secを達成した3D-フレームバッファ
スポンサーリンク
概要
- 論文の詳細を見る
フレームバッファのバンドの問題点である「実効値」改善のための技術ポイントを述べ、0.25um CMOS embedded DRAMプロセスを用いて開発した3Dフレームバッファにっいて報告する。新しくグラフィックスプロセシングユニットをオンチップ化したことで外部I/O上で行われていたデータパスをフレームバッファ上で実行し、描画レートを2倍以上改善した。またバスアーキテクチャとメモリアドレシングを最適化し42.4G-Byte/secのバンド幅と実効描画レート20M-Triangle/sec以上を実現した。
- 社団法人電子情報通信学会の論文
- 1999-05-27
著者
-
阿部 英明
三菱電機(株)メモリ事業統括部
-
井上 一成
株式会社ルネサステクノロジ北伊丹事業所
-
井上 一成
三菱電機
-
井上 一成
ルネサスエレクトロニクス株式会社
-
阿部 英明
三菱電機(株) システムlsi事業統括部
-
井上 一成
三菱電機(株) システムLSI事業統括部
-
森 香織
三菱電機(株) システムLSI事業統括部
-
深川 周二
三菱電機(株) システムLSI事業統括部
関連論文
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 汎用メモリと専用回路の併用による高速検索ハードウェアの実現法(ネットワークシステム関連技術,一般,高度プロトコル・ネットワーキング技術(IP及び高位レイヤルーチング・フィルタリング,マルチキャスト,品質・経路制御),IPNWの利用技術(P2P,P4P,オーバレイ,SIP,NGN),ネットワークシステム関連技術(システム構成法,インタフェース,アーキテクチャ,ハードウェア・ソフトウェア・ミドルウェア),一般)
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- レート保証型パケットバッファリング回路の低消費電力化技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 低コスト・低消費電力TCAMにおける効率的なルーティングテーブル管理法((フォトニック)IPネットワーク技術,(光)ノード技術,WDM技術,信号処理技術,一般)
- プレフィックス展開と比較回路の併用によるアクセス制御リストの効率的な管理(インターネットトラヒック,インターネットトラヒック,TCP/IP,性能解析・評価,ネットワークモデル及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- バンド幅42.4G-Byte/secと実効描画レート20M-Triangle/secを達成した3D-フレームバッファ
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAM技術を用いてソフトエラー耐性を高めた新規TCAMアーキテクチャ(プロセッサ, DSP, 画像処理技術及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 汎用メモリによる高速検索ハードウェアのコスト評価と最適パラメータの導出(ネットワーク品質,トラヒック計測,サービス品質,一般)
- コントロ-ラ付き16MキャッシュDRAM (特集"半導体")
- Zコンペア/αブレンドユニット内蔵三次元フレームバッファメモリー
- 3次元グラフィックス用フレ-ムバッファメモリ(3D-RAM) (先端半導体) -- (メモリ)
- 1Mビットデュアルポ-トRAM (三菱半導体事業30周年記念特集号)
- 省電力化を実現するスライス化ルータアーキテクチャ(Green IT(1))
- 帯域保証型大容量バッファ制御(システム構成技術)
- 省電力ルータのための高度なメモリコントローラ(システム構成技術)
- トラヒック流量およびバッファ使用率にもとづく省電力パケットバッファの電力性能評価(ワイヤレスインターネット,マルチホップネットワーク,メッシュネットワーク,ネットワーク符号化,クロスレイヤ技術,無線通信及び一般)
- 細粒度トラヒック予測を用いたトラヒック追従型省電力ルータにおけるレイテンシ削減(ネットワーク品質,ネットワーク管理・計測,ネットワーク仮想化,一般)