ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
微細化によるトランジスタ特性のばらつき増大によって、オンチップSRAMの読み出し・書き込み動作マージンが減少している。これを改善するためにワード線降下によるリードアシスト回路および、VDD電位降下やネガティブビット線方式によるライトアシスト回路を提案し、実デバイス評価でその効果を確認した。
- 2008-11-06
著者
-
新居 浩二
株式会社ルネサステクノロジ
-
新居 浩二
ルネサステクノロジー
-
薮内 誠
株式会社ルネサステクノロジ
-
塚本 康正
株式会社ルネサステクノロジ
-
大林 茂樹
株式会社ルネサステクノロジ
-
篠原 尋史
株式会社ルネサステクノロジ
-
薮内 誠
ルネサステクノロジ
-
塚本 康正
ルネサステクノロジ
-
大林 茂樹
ルネサステクノロジ
-
篠原 尋史
ルネサステクノロジ
-
新居 浩二
ルネサスエレクトロニクス株式会社
-
塚本 康正
ルネサスエレクトロニクス株式会社
-
篠原 尋史
ルネサスエレクトロニクス株式会社
-
薮内 誠
ルネサスエレクトロニクス株式会社
-
新居 浩二
ルネサステクノロジ
-
新井 浩二
ルネサスエレクトロニクス株式会社
-
篠原 尋史
(株)半導体理工学研究センター
-
薮内 誠
ルネサスエレクトロニクス:金沢大学
関連論文
- 依頼講演 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM (集積回路)
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- タイミング自己調整回路を用いた低消費電力デュアルポートSRAMの開発
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 9.極低電圧動作による低エネルギーLSI(エレクトロニクスの多様化を支える新デバイス技術-2020年を見据えて-)
- 低電圧動作ゲートアレイ向けSRAMメモリセルの高速化検討
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 高信頼性を実現した銅溶断型電気ヒューズ技術の開発(配線・実装技術と関連材料技術)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- 制限反応スパッタ法によるZrO_2薄膜の界面構造とゲート絶縁膜特性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- パストランジスタBiCMOSゲートを用いた高速64ビット加算器
- BiCMOSワイヤドOR論理
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- C-12-33 最低可動電圧(V_)の低いフリップフロップ回路トポロジーの探索(C-12.集積回路,一般セッション)
- 動的基板制御による非対称SRAM (集積回路)
- 動的基板制御による非対称SRAM (シリコン材料・デバイス)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM (集積回路)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM (シリコン材料・デバイス)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電圧動作可能なコンテンションレス・フリップフロップと2種の電源電圧による整数演算回路のエネルギー効率向上の実証(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低電圧動作可能なコンテンションレス・フリップフロップと2種の電源電圧による整数演算回路のエネルギー効率向上の実証(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エナジーハーベストを用いた無線センサノードに適用可能な0.5V極低電力回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エナジーハーベストを用いた無線センサノードに適用可能な0.5V極低電力回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 招待講演 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路 (集積回路)
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- C-12-2 オンチップ電源ノイズ離散化手法とRF直接電力注入によるSRAMのイミュニティ評価への応用(C-12.集積回路,一般セッション)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 低電圧・極低電力CMOSロジック回路における回路特性のデバイスパラメータ依存性の評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低電圧動作限界に挑戦する極低消費電力LSI回路技術の最新動向 (特集 世界的な競争領域にある最先端デバイス技術) -- (CMOS技術の最前線)
- SRAMのランダムアドレスエラーを用いたPUFの安定化向上手法 (集積回路)
- 1-5 低電圧動作限界に挑戦する極低消費電力LSI回路技術の最新動向(1.CMOS技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMとオンチップメモリBISTを用いたチップ固有ID生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMのランダムアドレスエラーを用いたPUFの安定化向上手法
- 8.5 複製防止デバイスPUF : メモリPUF(第8章:セキュリティ,ディペンダブルVLSIシステム)
- 4.5 細粒度アシストバイアス制御SRAM(第4章:素子特性ばらつき,ディペンダブルVLSIシステム)
- 0.3Vマッチ線センスアンプを用いた65nm CMOS 250MHz動作18Mb TCAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- スマート社会におけるメモリソリューションの今後の展望 : 新不揮発メモリはSRAM/DRAM/フラッシュを置き換える?(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電圧動作限界に挑戦する極低消費電力LSI回路技術の最新動向
- C-12-9 SRAMのAC電源変動に対する不良応答と素子ばらつきの影響(C-12.集積回路)
- デジタル電流比較器制御によるSRAM待機電力の削減(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM