高信頼性を実現した銅溶断型電気ヒューズ技術の開発(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
ヒューズプログラミング時の切断電流を,ヒューズ抵抗に応じて動的に変化させ,かつ,ピンチ効果を利用することで,周囲Low-k部材へのクラックレスを実現するCu溶断型電気ヒューズの開発に初めて成功した。このクラックレス化により,ヒューズ上方への配線やパッド配置でデバイス面積のシュリンクを,さらに,水分の進入経路遮断で非常に高い信頼性をも両立させることが可能となった。
- 2007-01-29
著者
-
大林 茂樹
株式会社ルネサステクノロジ
-
河野 和史
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
-
米津 俊明
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
-
荒川 政司
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
-
浅野 喜宣
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
-
内田 孝裕
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
-
岩本 猛
株式会社ルネサステクノロジ生産本部プロセス技術統括部プロセス開発部
関連論文
- ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼性を実現した銅溶断型電気ヒューズ技術の開発(配線・実装技術と関連材料技術)