SRAMとオンチップメモリBISTを用いたチップ固有ID生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では高いタンパ耐性を実現するためのチップID生成手法について提案を行う。提案手法では,ID生成モードにおいて,SRAMの不良アドレスを発生させ,オンチップメモリBISTを用いてそれらの検出を行う。検出されたSRAM不良アドレスは,チップごとで異なるため,チップ固有IDに変換することができる。提案した手法を用いて128bit IDを生成した結果,ハミング距離の平均値および,IDの安定性は,それぞれ63.9,99.9%となった。さらに,提案した手法では,追加ハードウェア設計コストが不要である。
- 2012-04-16
著者
-
新居 浩二
ルネサステクノロジー
-
薮内 誠
株式会社ルネサステクノロジ
-
藪内 誠
ルネサスエレクトロニクス株式会社
-
新居 浩二
ルネサステクノロジ
-
藤原 英弘
神戸大学大学院工学研究科
-
新居 浩二
ルネサスエレクトロニクス
-
有本 和民
ルネサスエレクトロニクス株式会社
-
中野 博文
ルネサスエレクトロニクス
-
河合 浩行
ルネサスエレクトロニクス
-
藤原 英弘
ルネサスエレクトロニクス
-
中野 裕文
ルネサスエレクトロニクス株式会社
-
河合 浩行
ルネサスエレクトロニクス株式会社
-
中野 裕文
ルネサスエレクトロニクス
-
藪内 誠
ルネサスエレクトロニクス
-
薮内 誠
ルネサスエレクトロニクス:金沢大学
関連論文
- 依頼講演 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM (集積回路)
- ディープサブミクロン世代におけるSRAMのロバスト設計(プロセス・デバイス・回路シミュレーション及び一般)
- 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(高信頼システム,システム設計及び一般)
- 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(システム設計及び一般)
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS環境下での小面積・低電圧動作8T SRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
- ビット線の電力を削減する実時間動画像処理応用2-port SRAM(新メモリ技術とシステムLSI)
- A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)
- C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- AS-2-2 動的電圧制御環境下における0.3-V動作64-kb SRAM(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- B-20-10 ワイヤレスセンサネットワークのためのデータ集約を考慮した部分起動メモリの電力削減効果に関する研究(B-20.ユビキタス・センサネットワーク,一般セッション)
- 長波帯標準電波を用いた低電力センサノードのための垂直統合設計(アナログ・デジアナ・センサ,通信用LSI)
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
- 7T/14TディペンダブルSRAMおよびハーフセレクト回避セル配置構造(メモリ技術)
- C-12-4 7T/14TディペンダブルSRAMおよびそのセル配置構造(C-12.集積回路,一般セッション)
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486-kb FD-SOI SRAM(学生・若手研究会)
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- タイミング自己調整回路を用いた低消費電力デュアルポートSRAMの開発
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 制限反応スパッタ法によるZrO_2薄膜の界面構造とゲート絶縁膜特性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM (集積回路)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM (集積回路)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM (シリコン材料・デバイス)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM (シリコン材料・デバイス)
- 組み込み用高速信号処理技術に適したマルチコア技術(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 今後の豊かな人間生活を提供するシステムと半導体〜オープンイノベーション下で価値を創造できる技術者を目指して〜
- 招待講演 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路 (集積回路)
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- C-12-2 オンチップ電源ノイズ離散化手法とRF直接電力注入によるSRAMのイミュニティ評価への応用(C-12.集積回路,一般セッション)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 今後の豊かな人間生活へ向けての半導体の可能性 : 未来型エンジニアを目指して(招待講演,学生・若手技術者育成のための研究会)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- SRAMのランダムアドレスエラーを用いたPUFの安定化向上手法 (集積回路)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価
- 今後の豊かな人間生活へ向けての半導体の可能性 : 未来型エンジニアを目指して
- 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMとオンチップメモリBISTを用いたチップ固有ID生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMのランダムアドレスエラーを用いたPUFの安定化向上手法
- 8.5 複製防止デバイスPUF : メモリPUF(第8章:セキュリティ,ディペンダブルVLSIシステム)
- 4.5 細粒度アシストバイアス制御SRAM(第4章:素子特性ばらつき,ディペンダブルVLSIシステム)
- 0.3Vマッチ線センスアンプを用いた65nm CMOS 250MHz動作18Mb TCAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- スマート社会におけるメモリソリューションの今後の展望 : 新不揮発メモリはSRAM/DRAM/フラッシュを置き換える?(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- C-12-9 SRAMのAC電源変動に対する不良応答と素子ばらつきの影響(C-12.集積回路)
- デジタル電流比較器制御によるSRAM待機電力の削減(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動作環境の動的変動を考慮した動作マージン拡大機能を有する自律制御キャッシュ(ポスターセッション,学生・若手研究会)
- 8T DP-SRAM の Write-/Read-Disturb 問題とその対策回路
- SRAMとオンチップメモリ BIST を用いたチップ固有ID生成回路