28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
スポンサーリンク
概要
- 論文の詳細を見る
28nm HKMGテクノロジにおいて開発した電源遮断技術について報告する.提案するEM耐性を強化した1.8V I/O NMOS電源スイッチはチャネル利用率を減少することなくスタンバイ電力を1/641倍に低減する. Dual-CPUのアクティブ電力は1.4μsで電源復帰するシングルコア動作モードによって45mW削減された.チップのスタンバイ電力見積もりは従来技術より小さい123μWであり,実測結果と良好な一致を示した.
- 2013-07-25
著者
-
新居 浩二
ルネサスエレクトロニクス
-
森田 貞幸
ルネサスエレクトロニクス
-
阪本 憲成
ルネサスモバイル株式会社
-
山木 貴志
ルネサスエレクトロニクス
-
森 涼
ルネサスエレクトロニクス
-
加藤 章
ルネサスエレクトロニクス
-
五十嵐 満彦
ルネサスエレクトロニクス
-
渋谷 宏治
ルネサスエレクトロニクス
-
福岡 一樹
ルネサスエレクトロニクス
-
小池 貴夫
ルネサスモバイル
関連論文
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8T DP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- 動的基板制御による非対称SRAM
- 細粒度アシストバイアス制御によるR/W動作マージン改善を図ったディペンダブルな低電圧SRAM
- C-12-2 オンチップ電源ノイズ離散化手法とRF直接電力注入によるSRAMのイミュニティ評価への応用(C-12.集積回路,一般セッション)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価
- オンチップ診断機構とDPIを用いたSRAMコアのイミュニティ評価
- 8T DP-SRAMのWrite-/Read-Disturb問題とその対策回路(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SRAMとオンチップメモリBISTを用いたチップ固有ID生成回路(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 8.5 複製防止デバイスPUF : メモリPUF(第8章:セキュリティ,ディペンダブルVLSIシステム)
- 4.5 細粒度アシストバイアス制御SRAM(第4章:素子特性ばらつき,ディペンダブルVLSIシステム)
- 0.3Vマッチ線センスアンプを用いた65nm CMOS 250MHz動作18Mb TCAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- スマート社会におけるメモリソリューションの今後の展望 : 新不揮発メモリはSRAM/DRAM/フラッシュを置き換える?(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- C-12-9 SRAMのAC電源変動に対する不良応答と素子ばらつきの影響(C-12.集積回路)
- デジタル電流比較器制御によるSRAM待機電力の削減(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コスト・マルチVt非対称Halo MOSによるVmin改善とスタンバイリーク低減を実現した45nm 6T-SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 動作環境の動的変動を考慮した動作マージン拡大機能を有する自律制御キャッシュ(ポスターセッション,学生・若手研究会)
- 8T DP-SRAM の Write-/Read-Disturb 問題とその対策回路
- SRAMとオンチップメモリ BIST を用いたチップ固有ID生成回路
- 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ
- 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ