薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ
スポンサーリンク
概要
- 論文の詳細を見る
- 2012-07-26
著者
-
五十嵐 康人
ルネサスエレクトロニクス
-
小野内 雅文
ルネサスエレクトロニクス
-
大津賀 一雄
ルネサスエレクトロニクス
-
池谷 豊人
ルネサスエレクトロニクス
-
森田 貞幸
ルネサスエレクトロニクス
-
柳沢 一正
ルネサスエレクトロニクス
-
石橋 孝一郎
電気通信大学
関連論文
- スケーリング則から見た低電力技術とその方向(集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー (集積回路)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低電圧・低電力LSI技術の最新動向(集積エレクトロニクス,招待論文)
- C-5-11 既存電気機器電力測定のためのカード型電力センサ(C-5.機構デバイス)
- C-5-12 カンチレバー型MEMS共振器の設計(C-5.機構デバイス)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 28nm HKMGテクノロジにおけるEM耐性を強化した1.8V I/O NMOS電源スイッチによる123μWスタンバイ電力技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- P/N駆動力バランスを考慮した基板バイアス制御による超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらつき抑制(先端CMOSデバイス・プロセス技術(IEDM特集))
- 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ
- 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ