テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー (集積回路)

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-12-17

著者

• 五十嵐 康人

  ルネサスエレクトロニクス

関連論文

• テスト時ピーク電力最適化に向けた28nmHKMGプロセスのデジタルVdrop検出センサー (集積回路)
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ
• 薄膜MOSトランジスタを用いた40nm CMOS 高速応答デジタルLDOレギュレータ

スポンサーリンク