依頼講演 低電カディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM (集積回路)

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-04-23

著者

• 奥村 俊介

  神戸大学

• 奥村 俊介

  神戸大学システム情報学研究科

• 吉本 秀輔

  神戸大学システム情報学研究科

• 寺田 正治

  神戸大学大学院

関連論文

• 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(高信頼システム,システム設計及び一般)
• 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM(システム設計及び一般)
• ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-portSRAMの設計(アナログ・デジアナ・センサ,通信用LSI)
• カラム線制御回路を用いた0.56V動作128-kb 10T小面積SRAM(メモリ技術)
• 7T/14TディペンダブルSRAMおよびハーフセレクト回避セル配置構造(メモリ技術)
• C-12-4 7T/14TディペンダブルSRAMおよびそのセル配置構造(C-12.集積回路,一般セッション)
• ビット線電力を74%削減する動画像処理応用10T非プリチャージ2-port SRAMの設計 (情報センシング)
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• ブロック一括コピー機能を有する7T SRAM(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証(ハードウェア,ネットワーク,クラウド及び一般)
• 依頼講演 低電カディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM (集積回路)
• SRAMセルを用いたLow書込みによるチップID生成手法 (集積回路)
• 依頼講演 低エネルギ比較機能を有するDMR応用7T SRAM (集積回路)
• 読出しビット線リミット機構を備えた40-nm 256-Kbサブ10pJ/access動作8T SRAM (集積回路)
• 読出しビット線リミット機構を備えた40-nm 256-Kbサブ10pJ/access動作8T SRAM (シリコン材料・デバイス)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 (シリコン材料・デバイス)
• C-12-4 ディペンダブルSRAMのためのオンライン故障診断技術の開発(C-12.集積回路,一般セッション)
• C-12-3 温度変化を考慮したSRAMのBER導出手法の検討(C-12.集積回路,一般セッション)
• C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造 (集積回路)
• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト(学生・若手技術者育成のための研究会)
• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM(学生・若手技術者育成のための研究会)
• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ
• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM
• SRAMセルを用いたLow書込みによるチップID生成手法(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低エネルギ比較機能を有するDMR応用7T SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 強誘電体キャパシタを用いた6T4CシャドウSRAMの高性能化技術
• 2.5 耐ソフトエラーSRAMレイアウト(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)
• 低エネルギ比較機能を有するDMR応用7T SRAM
• SRAMセルを用いたLOW書込みによるチップID生成手法
• 28nmFD-SOIを用いた画像処理プロセッサ向け低消費電力SRAM(ポスターセッション,学生・若手研究会)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM
• 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM
• 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM

もっと見る 閉じる

スポンサーリンク