読出しビット線リミット機構を備えた40-nm 256-Kbサブ10pJ/access動作8T SRAM (シリコン材料・デバイス)

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-08-02

著者

• 梅木 洋平

  神戸大学大学院

• 寺田 正治

  神戸大学大学院

• 梅木 洋平

  神戸大学

関連論文

• 依頼講演 低電カディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM (集積回路)
• 読出しビット線リミット機構を備えた40-nm 256-Kbサブ10pJ/access動作8T SRAM (集積回路)
• 読出しビット線リミット機構を備えた40-nm 256-Kbサブ10pJ/access動作8T SRAM (シリコン材料・デバイス)
• C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)
• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト(学生・若手技術者育成のための研究会)
• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト
• 低エネルギ比較機能を有するDMR応用7T SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 強誘電体キャパシタを用いた6T4CシャドウSRAMの高性能化技術
• 低エネルギ比較機能を有するDMR応用7T SRAM
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM
• 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM
• 読出しビット線リミット機構を備えた40-nm256-Kbサブ10pJ/access動作8TSRAM

もっと見る 閉じる

スポンサーリンク