Si-Ge系ヘテロエピタキシャル成長とその応用
スポンサーリンク
概要
- 論文の詳細を見る
Si_<1-x>Ge_x混晶は、SiとGeの組成比によりバンドギャップが変えられるため、Si基板上の半導体へテロ構造構成の上で興味ある材料である。すでに、MBE法を用いて、Si_<1-x>Ge_xをベースとしたHBTや変調ドープ電解効果トランジスタ等が実現されている。Si基板上へのSi_<1-x>Ge_xのヘテロエピタキシャル成長法として、CVD法は、MBE法等の他の成長法に比べ、選択成長しやすく、成長時に不純物添加が容易であり、量産性に優れていることから、集積回路の製作に最も有効な方法である。しかしながら、急峻なヘテロ界面を得るために、成長を低温化しようとすると、反応雰囲気中の水等の不要不純物が表面に吸着してしまい、エピタキシャル成長しなくなり、基板材質差による選択成長が生じなくなるという問題があった。これは、超高真空CVD装置を使用しての低圧分子流領域でのエピタキシャル成長等により、解決されてきている。しかしながら、Ge比率x=0. 2以上になると、島状成長やミスフィット転位の発生が生じやすく、デバイス製作時の熱履歴によりSiとGeが相互拡散するという問題が残されている。ここでは、CVDプロセスを高清浄化することにより、x=0. 2以上の高品質Si/Si_<1-x>Ge_x/Si構造を形成し、Si_<1-x>Ge_xチャネルMOSFET に適用した結果を示し、さらに、SiとGeの原子層成長制御の可能性を述べる。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
-
後藤 欣哉
株式会社ルネサステクノロジ
-
室田 淳一
東北大学 電気通信研究所
-
桜庭 政夫
東北大学 電気通信研究所 超高密度・高速知能システム実験施設
-
後藤 欣哉
東北大学 電気通信研究所 超高密度・高速知能システム実験施設
-
澤田 康次
東北大学 電気通信研究所 超高密度・高速知能システム実験施設
関連論文
- Porous Low-k膜対応Direct-CMPプロセス開発 (シリコン材料・デバイス)
- 内壁酸化およびゲート酸化にランプ酸化法を用いたシャロートレンチ分離による逆ナローチャネル効果の抑制
- プラズマCVD法によるa-SiC:H/SiO_2積層形偏光分離素子の高性能化の検討
- NH_3におよるSi(100)の原子層熱窒化過程
- NH_3によるSi表面の低温熱窒化
- 特別記事 SiGe技術の最新研究動向
- Porous Low-k膜対応Direct-CMPプロセス開発(配線・実装技術と関連材料技術)
- 極薄SOI層と素子間分離領域の形成を一体化する新技術 : SBSI : SiGe選択エッチング特性の硝酸濃度依存性(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- 極薄SOI層と素子間分離領域の形成を一体化する新技術 : SBSI : SiGe選択エッチング特性の硝酸濃度依存性(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議)
- ナノメートルオーダ歪SiGe/Si(100)ヘテロ構造によるホール共鳴トンネルダイオードの製作と高性能化
- SiGe/SiヘテロチャネルMOSFETにおける過渡チャージポンピング特性
- ECRプラズマCVDによるIV族半導体エピタキシャル成長
- SiGe/SiヘテロMOSFETにおけるヘテロ界面のホットキャリア局所劣化
- SiGe/SiヘテロMOSFETにおけるホットキャリアによるヘテロ界面準位の発生
- BドープSiGe選択CVD成長により形成された極浅ソース・ドレインと高Ge比率歪SiGeヘテロチャネルを有する高性能pMOSFET
- SiGe系エピタキシャル成長とその原子層制御
- CVD Si1-x-yGexCyエピタキシャル成長とドーピング制御
- 研究紹介 CVD法によるSi1-x-yGexCyエピタキシャル成長とドーピング制御
- CVD Si_Ge_xエピタキシャル成長とドーピング制御 : Si半導体結晶(21世紀を拓く薄膜結晶成長)
- 高清浄減圧CVD法を用いたPH_3によるSi(100)およびGe(100)表面でのPの原子層吸着
- Si(100)表面でのCH_4の低温反応
- 高清浄雰囲気下での熱CVD法によるSi上のGe成長初期過程
- Si(100)表面ダイマー構造の大気中での安定性
- Si-Ge系ヘテロエピタキシャル成長とその応用
- Low-Frequency Noise in Si_Ge_x p-Channel Metal Oxide Semiconductor Field-Effect Transistors : Semiconductors
- Si_Ge_xチャネルpMOSFETにおける低周波雑音とSi_Ge_x/Siヘテロ構造品質との対応
- Si_Ge_xチャネルpMOSFETにおける低周波雑音とSi_Ge_x/ヘテロ構造品質との対応
- バッファードフッ酸によるエピタキシャルSi_Ge_xC_y膜のエッチング特性
- Si_Ge_xチャネルpMOSFETにおける低周波雑音とSi_Ge_x/ヘテロ構造品質との対応
- バッファードフッ酸によるエピタキシャルSi_Ge_XC_y膜のエッチング特性
- Siの原子層プラズマ窒化におけるラジカルとイオンの寄与
- WF_6-SiH_4系によるSi表面でのW低温選択成長の初期過程
- Siの原子層プラズマ窒化におけるラジカルとイオンの寄与
- WF_6-SiH_4系によるWの低温選択成長初期過程
- ECRプラズマによるSi-Ge系の原子層エッチング
- Wの低温選択成長とその初期過程
- 45nm Cu/Low-k配線対応Ultra Low-k膜UVキュア技術の検討(低誘電率層間膜,配線材料及び一般)
- 高純度単一同位体Siのエピタキシャル成長と自己拡散への応用
- 1.55μm帯および1.3μm帯用積層形偏光分離素子の作製
- Si-Ge系ヘテロデバイスの開発動向 (特集 21世紀を迎えたエレクトロニクスの技術展望)
- Self-Diffusion in Extrinsic Silicon Using Isotopically Enriched ^Si Layer : Semiconductors
- Epitaxial Growth of Pure ^Si Layers on a Natural Si(100) Substrate Using Enriched ^SiH_4
- アナログ連想メモリの集積化
- LPCVD法によるSi_Ge_xエピタキシャル成長におけるPおよびBドーピング
- バッファードフッ酸によるエピタキシャルSi_Ge_xC_y膜のエッチング特性
- Light Emission from Si-Metal-Oxide-Semiconductor Tunnel Junctions
- Grating-Coupled Light Emission from the Slow Mode of Metal-Insulator-Metal Tunnel Junctions
- プラズマCVD法による波長1.3μm帯用積層型偏光分離素子の作製
- Ultrashallow Junction Formation Using Low-Temperature Selective Si_Ge_x Chemical Vapor Deposition
- Fabrication of a Si_Ge_x Channel Metal-Oxide-Semiconductor Field-Effect Transistor (MOSFET) Containing High Ge Fraction Layer by Low-Pressure Chemical Vapor Deposition
- 高清浄CVD法によるBドープSi_Ge_x薄膜の形成
- Second Harmonic Generation from Si_Ge_x Epitaxial Films with a Vicinal Face:Film Thickness Dependence
- Optical Second Harmonic Generation in Si_Ge_x Film Epitaxially Grown on Si(100)
- Separation between Surface Adsorption and Reaction of NH_3 on Si (100) by Flash Heating
- Atomic-Layer Surface Reaction of SiH_4 on Ge(100) ( Quantum Dot Structures)
- Hardware Implementation of New Analog Memory for Neural Networks
- LSI Neural Chip of Pulse-Output Network with Programmable Synapse
- 選択Si_Ge_x CVDによる自己整合極浅接合形成と超微細MOSFETの製作
- A-Dコンバータを例とした非対称結合神経回路の構成とその集積化
- 低エネルギーイオン照射によるSiの原子層エッチング
- 塩素吸着とArイオン照射を用いたSiのエッチング
- 自己制限型原子層エッチングのSi面方位依存性
- シリコンの自己制限型原子層エッチング