動的タイム・ボローイングを可能にするクロッキング方式の適用手法

元データ 2012-07-25

概要

半導体プロセスの微細化に伴う回路遅延のばらつきの増加が,回路設計における大きな問題となりつつある.ばらつきが増大していくと,従来のワースト・ケースに基づいた設計手法は悲観的になりすぎる.そのため,ワースト・ケースより実際に近い遅延に基づいた動作を実現する手法が提案されている.我々は動的なばらつき対策手法としてのタイミング・フォールト検出を、二相ラッチのクロッキング方式に組み合わせることによって実現される、動的タイム・ボローイングを可能にするクロッキング方式を提案する。本手法によって、動作時にステージ間で回路遅延を融通し、実効遅延に近い速度で動作させることが可能になる.本稿では,通常の回路を提案手法を適用した回路に変換するツールを実装する.提案手法では従来の単相FF方式と比べて最大2倍の動作周波数の向上を達成できる.

著者

五島 正裕 東京大学情報理工学系研究科
五島 正裕 東京大学大学院情報理工学系研究科
五島 正裕 東京大学 情報理工学系研究科
坂井 修一 東京大学 情報理工学系研究科
ハイハー グェン 京都大学情報学研究科
倉田 成己 東京大学大学院情報理工学系研究科
吉田 宗史 東京大学大学院情報理工学系研究科

関連論文

▼もっと見る