逆Dualflowアーキテクチャ(ARC-3:プロセッサアーキテクチャII,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))

元データ 2006-07-31 一般社団法人情報処理学会

概要

LSIが微細化されるにつれ,ロジックの遅延に占める配線遅延の割合が大きくなってきている.このため,単にLSIを微細化するだけでは,プロセッサの動作周波数を高くすることはもはや不可能である.動作周波数を高めるためには,より深いパイプラインを採用する必要があるが,パイプラインを深くすると,各部のレイテンシの増加によってIPC(Instructions Per Cycle)は低下してしまう.本研究では,特にレジスタ・リネーミングに着目し,レジスタ・リネーミング・ステージを省略する手法として逆dualflowアーキテクチャを提案する.逆dualflowアーキテクチャでは,命令を動的にレジスタ・リネーミングの不要な形式に変換してトレース・キャッシュに保存することにより,レジスタ・リネーミング・ステージを省略する.

著者

五島 正裕 東京大学情報理工学系研究科
坂井 修一 東京大学大学院工学系研究科
五島 正裕 東京大学大学院情報理工学系研究科
入江 英嗣 科学技術振興機構
坂井 修一 東京大学 情報理工学系研究科
一林 宏憲 東京大学大学院情報理工学系研究科 現在 任天堂株式会社
坂井 修一 東京大学大学院 情報理工学系研究科

関連論文

▼もっと見る