過渡故障耐性を持つOut-of-Orderスーパスカラ・プロセッサ(ディペンダブルコンピューティングシステム及び一般)

元データ 2011-04-05

概要

半導体プロセスが微細化するにつれて,ばらつきの問題が深刻化してきている.今後の半導体産業の発展には,ばらつきを吸収する回路技術が不可欠である.プロセッサを対象としたばらつき対策の1つに,タイミング・フォールト(TF)を動的に検出し,回復することのできるプロセッサを用いる手法が提案されている.本研究では,パイプライン初期化によるTFからの回復手法と,コミット・パイプラインという新たな概念に基づくコミット方式を提案し,TF耐性を持つOut-of-Orderスーパスカラ・プロセッサを実現する.

著者

五島 正裕 東京大学情報理工学系研究科
塩谷 亮太 東京大学情報理工学研究科電子情報学専攻
坂井 修一 東京大学情報理工学研究科電子情報学専攻
五島 正裕 東京大学大学院情報理工学系研究科
有馬 慧 東京大学情報理工学系研究科
岡田 崇志 東京大学情報理工学系研究科
塩谷 亮太 東京大学情報理工学系研究科:日本学術振興会
五島 正裕 東京大学 情報理工学系研究科
坂井 修一 東京大学 情報理工学系研究科
ハイハー グェン 京都大学情報学研究科
五島 正裕 東京大学情報理工学研究科電子情報学専攻

関連論文

▼もっと見る