フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
スポンサーリンク
概要
- 論文の詳細を見る
値予測は,データ依存による先行制約を緩和する手法として盛んに研究されてきたが,現状では十分な性能向上が得られているとは言い難い.それに対して我々は,フロントエンド実行と呼ぶ手法を提案している.スーパースカラ・プロセッサの命令パイプラインの,命令ウィンドウより上流をフロントエンド,命令ウィンドウおよびその下流をバックエンドと呼ぶ.フロントエンド実行とは,バックエンドに加えてフロントエンドにも演算器を配し,実行可能な命令をフロントエンドにおいても実行することである.本稿では,フロントエンド実行によってロード命令のアドレス計算を行い,その直後からキャッシュ・アクセスを開始するプリロードを提案する.シミュレーションによる性能評価の結果,プリロードにより11.8%の高速化を達成できることが分かった.
- 2004-07-30
著者
-
富田 眞治
京都大学物質-細胞統合システム拠点
-
五島 正裕
京都大学大学院情報学研究科
-
森 眞一郎
京都大学大学院情報学研究科
-
中島 康彦
京都大学大学院経済学研究科
-
五島 正裕
東京大学情報理工学系研究科
-
五島 正裕
京都大学
-
富田 眞治
京都大学
-
富田 眞治
京都大学工学部情報工学科
-
福田 匡則
京都大学
-
小西 将人
大阪工業大学
-
中島 康彦
京都大学/科学技術振興機構さきがけ研究21
関連論文
- インタラクティブ・スーパーコンピューティング環境の実現に向けて
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 操作の連続性を考慮した手術シミュレータの高速化手法(HPC-8 : アプリケーションII)
- インタラクティブシミュレーションにおける遠隔操作フレームワークの実装(HPC-6 : 開発・実行環境)
- パス情報を用いた分岐フィルタ機構(プロセッサアーキテクチャ)
- スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
- (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
- 150回研究会記念特別企画(2)パネル討論 : アーキテクチャ研究の将来
- 分散OS Coloniaにおける共有メモリを利用した大域的ネーム・サービス
- コンピュータ・コロニーを実現する高速通信機構
- コンピュータコロニーにおける高速移送可能な並列アクティビティの実現
- 並列アプリケーションを指向した分散システムコンピュータ・コロニーの構想
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 並列化コンパイラTINPARにおける自動データ分割決定手法
- 非均質環境向け並列化コンパイラhetero-TINPER : 動的負荷分散方式の改良
- 並列化コンパイラTINPARによる非均質計算環境向けコード生成手法
- 並列化コンパイラTINPARにおける重複プロセッサ間通信の削減手法
- 並列化コンパイラTINPARにおける自動データ分割部の実現
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 小容量RAMを用いたオペランド・バイパスの複雑さの低減手法(プロセッサアーキテクチャ)
- グローバル分岐履歴を用いたスラック予測器(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 汎用グラフィクスカードを用いた並列ボリュームレンダリングシステム(並列処理応用)
- 汎用グラフィクスハードウェアを用いた並列ボリュームレンダリングの実装(ARC-4:並列処理応用と実装技術)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- J-16 サイクリックにデータを配置した並列ボリュームレンダリング処理におけるERTの効果(レンダリングと自然物,J.グラフィクス・画像)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- KLICにおけるゴール・スケジューリング最適化
- 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズムの改良(並列処理応用)
- フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 行列に基づくOut-of-Orderスケジューリング方式の評価
- 直接依存行列型スケジューリングを適用したクラスタ化スーパースケーラ・プロセッサの評価
- 並列計算機JUMP-1の性能評価
- 超並列計算機JUMP-1のマルチキャスト機構による性能向上
- 2000-ARC-139-4 並列計算機JUMP-1における分散共有メモリシステムの性能評価
- 超並列計算機JUMP-1における分散共有メモリ管理の実装とその評価
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 超並列計算機JUMP-1のクラスタの実装及び予備的性能評価
- 超並列計算機プロトタイプJUMP-0.5における分散共有メモリ管理手法
- 情報処理学会の未来に向けての若い世代からの論断
- 距離画像生成処理におけるメディアプロセッサの評価(メディアプロセッサ)
- ステレオ画像処理を用いた曖昧再利用の評価(画像処理における再利用)
- An EDP Study on the Optimal Pipeline Depth for Pipeline Stage Unification Adoption
- Dual-Flow : 制御駆動とデータ駆動を融合したプロセッサ・アーキテクチャ
- A Dynamic Control Mechanism for Pipeline Stage Unification by Identifying Program Phases
- Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection
- Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 関数値再利用および並列事前実行による高速化技術
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
- ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 動的負荷分散機能を備えたセル投影型並列ボリュームレンダリングシステムの実装
- 大規模ボリュームレンダリング処理における擬似透視投影法に関する考察
- Self-Cleanup Cacheを採用したNCC-NUMAアーキテクチャの評価
- Self-Cleanup Cacheの提案
- キャッシュ・コヒーレンス制御の並列処理に関する考察
- 超並列計算機JUMP-1のキャッシュシステムの論理設計検証
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 汎用GPUを用いた大規模可視化クラスタの構築
- スーパースケーラのための高速な動的命令スケジューリング方式
- 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 汎用グラフィクスカード上での簡易シミュレーションと可視化(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- スーパースケーラのための高速な命令スケジューリング方式のIPCの評価
- 日本の計算機アーキテクチャ研究の将来((2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画))
- R.M.Tomasulo : An Efficient Algorithm for Exploiting Multiple Arithmetic Units (20世紀の名著名論)
- 大学における情報教育環境の整備(情報技術の新時代に向けて)
- David A. Patterson and Carlo H. Sequin : RISC I : A Reduced Instruction Set VLSI Computer(20世紀の名著名論)
- 数値シミュレーション過程の実時間可視化を支援するハードウェア
- ReVolver/C40を用いた時系列ボリュームデータの実時間可視化
- アクティブボリュームレンダリングに基づくシミュレーションステアリング
- 2000-OS-85-4 分散OS Coloniaにおける並列アクティビティの高速移送
- 学習による非同期連続状態機械の構成
- コンダクタンスニューラルネットにおけるGSMの構成
- コンダクタンスニューロンモデルを用いた順序回路の実現
- 低電力Javeプロセッサのための投機的クロック制御
- 低電力化のための投機的クロック供給制御
- 低電力化のための投機的クロック供給制御
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- Re Volver/C40の設計及び実装
- 階層格子ボリュームデータの実時間可視化