DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
スポンサーリンク
概要
- 論文の詳細を見る
- 2006-01-10
著者
-
森 眞一郎
福井大学大学院工学研究科
-
嶋田 創
奈良先端科学技術大学院大学情報科学研究科
-
岡村 大
京都大学大学院情報学研究科
-
森 眞一郎
京都大学大学院情報学研究科
-
中島 康彦
京都大学大学院経済学研究科
-
富田 眞治
京都大学大学院情報学研究科
-
三輪 忍
京都大学
-
野田 祐介
京都大学大学院情報学研究科
-
三輪 忍
京都大学大学院情報学研究科
-
嶋田 創
京都大学大学院情報学研究科
-
富田 眞治
京都大学工学部情報工学科
-
野田 祐介
京都大学
-
中島 康彦
奈良先端科学技術大学院大学
関連論文
- 自動車ドライバ挙動解析のための光学式モーションキャプチャの開発と評価(感性情報処理とマルチメディア技術および一般)
- 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム(画像処理・インタフェース,ITS情報処理,一般)
- インタラクティブ・スーパーコンピューティング環境の実現に向けて
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 操作の連続性を考慮した手術シミュレータの高速化手法(HPC-8 : アプリケーションII)
- インタラクティブシミュレーションにおける遠隔操作フレームワークの実装(HPC-6 : 開発・実行環境)
- パス情報を用いた分岐フィルタ機構(プロセッサアーキテクチャ)
- スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
- 分散OS Coloniaにおける共有メモリを利用した大域的ネーム・サービス
- コンピュータ・コロニーを実現する高速通信機構
- コンピュータコロニーにおける高速移送可能な並列アクティビティの実現
- 並列アプリケーションを指向した分散システムコンピュータ・コロニーの構想
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 並列化コンパイラTINPARにおける自動データ分割決定手法
- 非均質環境向け並列化コンパイラhetero-TINPER : 動的負荷分散方式の改良
- 並列化コンパイラTINPARによる非均質計算環境向けコード生成手法
- 並列化コンパイラTINPARにおける重複プロセッサ間通信の削減手法
- 並列化コンパイラTINPARにおける自動データ分割部の実現
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- グローバル分岐履歴を用いたスラック予測器(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- タイルドディスプレイを用いた高精細ボリュームレンダリングシステムの実装
- 汎用グラフィクスカードを用いた並列ボリュームレンダリングシステム(並列処理応用)
- 汎用グラフィクスハードウェアを用いた並列ボリュームレンダリングの実装(ARC-4:並列処理応用と実装技術)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- J-16 サイクリックにデータを配置した並列ボリュームレンダリング処理におけるERTの効果(レンダリングと自然物,J.グラフィクス・画像)
- 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- タイルドディスプレイを用いた高精細ボリュームレンダリングシステムの実装
- フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- フロントエンド実行(マルチスレッド実行とプロセッサアーキテクチャ)
- リザーベーションステーションと物理レジスタ・ファイルを併用するスーパースケーラ・プロセッサ(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 行列に基づくOut-of-Orderスケジューリング方式の評価
- 直接依存行列型スケジューリングを適用したクラスタ化スーパースケーラ・プロセッサの評価
- 並列計算機JUMP-1の性能評価
- 2000-ARC-139-4 並列計算機JUMP-1における分散共有メモリシステムの性能評価
- 超並列計算機JUMP-1における分散共有メモリ管理の実装とその評価
- D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 超並列計算機JUMP-1のクラスタの実装及び予備的性能評価
- 超並列計算機プロトタイプJUMP-0.5における分散共有メモリ管理手法
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
- RC-004 インタラクティブシミュレーションへの応用を前提としたマルチコアプロセッサ上でのSMW公式を用いた高速逆行列計算(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- 距離画像生成処理におけるメディアプロセッサの評価(メディアプロセッサ)
- ステレオ画像処理を用いた曖昧再利用の評価(画像処理における再利用)
- Dual-Flow : 制御駆動とデータ駆動を融合したプロセッサ・アーキテクチャ
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
- 関数値再利用および並列事前実行による高速化技術
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
- ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 配線層内トランジスタを利用した3次元実装プロセッサ・アーキテクチャの検討
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション(プロセッサアーキテクチャと応用)
- ビット・ベクタを利用した選択的命令再発行機構(ARC-4 : アーキテクチャII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 動的負荷分散機能を備えたセル投影型並列ボリュームレンダリングシステムの実装
- 大規模ボリュームレンダリング処理における擬似透視投影法に関する考察
- Self-Cleanup Cacheを採用したNCC-NUMAアーキテクチャの評価
- Self-Cleanup Cacheの提案
- 超並列計算機JUMP-1のキャッシュシステムの論理設計検証
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 収束過程の可視化によるアルゴリズム設計支援 : インタラクティブシミュレーションの高速化
- 汎用GPUを用いた大規模可視化クラスタの構築
- スーパースケーラのための高速な動的命令スケジューリング方式
- 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 汎用グラフィクスカード上での簡易シミュレーションと可視化(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- スーパースケーラのための高速な命令スケジューリング方式のIPCの評価
- ドライビングフィーリング評価のための車両・ドライバ挙動のパラメータ化に関する検討(研究速報)
- 数値シミュレーション過程の実時間可視化を支援するハードウェア
- 実時間シミュレーションへの応用を前提としたSMW公式を用いた逆行列計算のマルチコア並列処理
- 実時間シミュレーションへの応用を前提としたSMW公式を用いた逆行列計算のマルチコア並列処理(研究速報)
- 演算器アレイ割り当て型スーパスカラ実行の効率向上検討
- LEDマーカを用いたドライバ挙動測定システム
- SMW公式を用いた逆行列計算の並列化と実時間時系列シミュレーションへの応用(計算機システム,学生論文)
- C-007 大規模反復型数値計算の高速化支援のための可視化ツールの開発(ディペンダブルシステム,C分野:ハードウェア・アーキテクチャ)
- ロスレス符号化のための行入れ替え付再帰リフティング分解の最適化(画像・メディア処理技術,および一般)