嶋田 創 | 京都大学大学院情報学研究科
スポンサーリンク
概要
関連著者
-
嶋田 創
京都大学大学院情報学研究科
-
富田 眞治
京都大学大学院情報学研究科
-
嶋田 創
奈良先端科学技術大学院大学情報科学研究科
-
三輪 忍
京都大学
-
三輪 忍
京都大学大学院情報学研究科
-
富田 眞治
京都大学工学部情報工学科
-
森 眞一郎
福井大学大学院工学研究科
-
富田 眞治
京都大学物質-細胞統合システム拠点
-
島田 俊夫
名古屋大学大学院工学研究科
-
森 眞一郎
京都大学大学院情報学研究科
-
中島 康彦
京都大学大学院経済学研究科
-
安藤 秀樹
名古屋大学大学院工学研究科電子情報学専攻
-
島田 俊夫
名古屋大学
-
安藤 秀樹
名古屋大学
-
Tomita S
Graduate School Of Informatics Kyoto Univ.
-
岡村 大
京都大学大学院情報学研究科
-
野田 祐介
京都大学大学院情報学研究科
-
安藤 秀樹
名古屋大学大学院工学研究科
-
野田 祐介
京都大学
-
中島 康彦
奈良先端科学技術大学院大学
-
嶋田 創
名古屋大学大学院工学研究科
-
Tomita Shinji
Kyoto Univ. Kyoto‐shi Jpn
-
三輪 忍
東京農工大学
-
尾形 幸亮
三菱電機株式会社情報技術総合研究所
-
平嶋 哲朗
株式会社野村総合研究所
-
姚 駿
京都大学大学院情報学研究科:京都大学大学院法学研究科
-
尾形 幸亮
京都大学大学院情報学研究科
-
尾形 幸亮
京都大学大学院情報学研究科:京都大学大学院法学研究科
-
望月 厚志
名古屋大学大学院工学研究科
-
打田 高章
名古屋大学大学院工学研究科
-
本間 幹英
名古屋大学大学院工学研究科
-
冨田 眞治
京都大学大学院情報学研究科
-
本間 幹英
名古屋大学大学院工学研究科:(現)中部日本電気ソフトウェア株式会社
-
三輪 忍
東京農工大学工学府
-
嶋田 創
名古屋大学
著作論文
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)
- コンテキスト・ベース値予測を利用した分岐先予測器(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- クラスタ化スーパスカラ・プロセッサにおけるレジスタ・ファイルの階層化と選択的広域通信制御(マルチスレッド実行とプロセッサアーキテクチャ)
- データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
- 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
- ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ビット・ベクタを利用した選択的命令再発行機構(ARC-4 : アーキテクチャII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- パイプラインステージ統合によるプロセッサの消費エネルギーの削減(プロセッサアーキテクチャ)
- 低消費電力化のための可変パイプライン
- 低レイテンシ1対1結合マルチポート・インターリーブ・キャッシュの評価
- クロスバスイッチをなくしたマルチバンクキャッシュ
- コンテキスト・ベース値予測を利用した分岐先予測器(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)