コンテキスト・ベース値予測を利用した分岐先予測器(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
スポンサーリンク
概要
- 論文の詳細を見る
命令レベル並列性の抽出を阻害する要因の1つとして,分岐命令に起因する制御依存がある.この制御依存による制限を緩和するため,現在のプロセッサでは分岐方向予測や分岐先予測が用いられている.この分岐先予測として主に使われているものに分岐先バッファ(BTB)がある.しかし,BTBでは複数の分岐先を取りうるレジスタ間接分岐に対する予測成功率が低いという問題がある.本論文では,複数の分岐先予測を行う方法の1つとして,分岐命令のローカルの分岐先履歴をもとに分岐先予測を行う手法を提案する.提案する予測器によるIPCの向上を評価した結果,BTBも含めて40KBのコストの履歴長4で2.6%向上し,96KBの履歴長5の場合は4.0%向上するという結果を得た.
- 2008-05-06
著者
関連論文
- 経験的モード分解を用いた雑音環境下における警笛抽出手法 (産業計測制御研究会 モーションコントロール、センサ応用、信号処理応用、生体信号処理など)
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- 経験的モード分解を用いた雑音環境下における警笛抽出手法
- 並列/分散処理環境における組込み仮想マシンの実現可能性(組込みシステムプラットフォーム)
- コンテキスト・ベース値予測を利用した分岐先予測器(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 分散OS Coloniaにおける共有メモリを利用した大域的ネーム・サービス
- コンピュータ・コロニーを実現する高速通信機構
- コンピュータコロニーにおける高速移送可能な並列アクティビティの実現
- 並列アプリケーションを指向した分散システムコンピュータ・コロニーの構想
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 並列化コンパイラTINPARにおける自動データ分割決定手法
- 非均質環境向け並列化コンパイラhetero-TINPER : 動的負荷分散方式の改良
- 並列化コンパイラTINPARによる非均質計算環境向けコード生成手法
- 並列化コンパイラTINPARにおける重複プロセッサ間通信の削減手法
- 並列化コンパイラTINPARにおける自動データ分割部の実現
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- Javaと専用マイコンボードを用いた分散型ハードウェア実験教育システムの構築
- キャッシュを用いたレジスタ・マップ表の回路面積削減
- 計算機教育支援ビジュアルシミュレータVisuSimを用いた教育効果と課題について
- ハードウェアとソフトウェアを融合した情報システム工学実験の実施状況と評価
- 遠隔教育への対応を目指したアセンブリプログラミング教育支援システム
- 計算機教育支援ビジュアルシミュレータVisuSimの改良と遠隔教育への適応 : Java Swingライブラリ利用,メイルハンドラ組込み等の改善策とその応用について
- Javaアプレットによる計算機ビジュアルシミュレータの実現
- 計算機システム教育のためのビジュアルシミュレータVisuSim
- WWWベース情報共有システムのプログラミング教育への適用
- 計算機の構造・動作の理解を目的としたビジュアルシミュレータ
- 選択的キャッシュ・アロケーション:マルチスレッド環境におけるキャッシュ利用効率の向上手法
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- J-16 サイクリックにデータを配置した並列ボリュームレンダリング処理におけるERTの効果(レンダリングと自然物,J.グラフィクス・画像)
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- KLICにおけるゴール・スケジューリング最適化
- SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替え方式
- 並列計算機JUMP-1の性能評価
- 超並列計算機JUMP-1のマルチキャスト機構による性能向上
- 2000-ARC-139-4 並列計算機JUMP-1における分散共有メモリシステムの性能評価
- 超並列計算機JUMP-1における分散共有メモリ管理の実装とその評価
- 並列/分散処理環境における組込み仮想マシンの実現可能性(組込みシステムプラットフォーム)
- 並列/分散処理環境における組込み仮想マシンの実現可能性(組込みシステムプラットフォーム)
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- 低レベル並列処理計算機による3次元図形表示処理 : 視線探索法の場合
- ユニバーサル・ホスト計算機QA-2による逐次型Prologマシンのエミュレーション
- 低レベル並列処理計算機による3次元色彩図形表示処理
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 超並列計算機JUMP-1のクラスタの実装及び予備的性能評価
- 超並列計算機プロトタイプJUMP-0.5における分散共有メモリ管理手法
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- スケジュールド命令キャッシュを用いた高速な命令供給手法
- 分岐予測精度改善のための決定的な分岐フィルタ機構(ARC-4:分岐予測,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- Dual-Flow : 制御駆動とデータ駆動を融合したプロセッサ・アーキテクチャ
- 関数値再利用および並列事前実行による高速化技術
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
- ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション(プロセッサアーキテクチャと応用)
- Self-Cleanup Cacheを採用したNCC-NUMAアーキテクチャの評価
- Self-Cleanup Cacheの提案
- キャッシュ・コヒーレンス制御の並列処理に関する考察
- 超並列計算機JUMP-1のキャッシュシステムの論理設計検証
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 汎用グラフィクスカード上での簡易シミュレーションと可視化(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 高性能マイクロプロセッサの発展過程と今後(計算システムとファイルシステム,SANを用いた高性能コンピュータシステム,及び一般)
- 物理計測データに基づく形状と力覚の提示のための仮想布モデリング
- VLIWコンピュータのパイオニアQA-1(特集知られざる計算機)
- 計算機アーキテクチャの過去, 現在と未来 : 情報処理技術 : 過去十年そして今後の十年
- 楽しい研究を目指して
- 超並列コンピュータの動向
- 5.超並列処理計算機JUMP-1のアーキテクチャ (重点領域研究 : 超並列原理に基づく情報処理基本体系)
- 2000-ARC-139-29 投機的手法を用いたデータ再利用によるJava仮想マシンの高速化
- データ符号化によるラスト・レベル・キャッシュの回路面積削減
- アクティブボリュームレンダリングに基づくシミュレーションステアリング
- 2000-OS-85-4 分散OS Coloniaにおける並列アクティビティの高速移送
- 学習による非同期連続状態機械の構成
- コンダクタンスニューラルネットにおけるGSMの構成
- コンダクタンスニューロンモデルを用いた順序回路の実現
- 低電力Javeプロセッサのための投機的クロック制御
- 低電力化のための投機的クロック供給制御
- 低電力化のための投機的クロック供給制御
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- Re Volver/C40の設計及び実装
- 階層格子ボリュームデータの実時間可視化
- コンテキスト・ベース値予測を利用した分岐先予測器(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)