並列化コンパイラTINPARにおける自動データ分割部の実現
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、メッセージ交換型並列計算機のための並列化コンパイラTINPARにおける自動データ分割部について述べる。owner computes ruleに従った並列化を行う並列化コンパイラでは、データ分割によって、必要となる通信量や、並列化効率、プロセッサ間の負荷バランスなどが左右されるため、これらを考慮に入れた最適なデータ分割を決定する必要がある。我々の自動データ分割部は、最初に複数の配列変数どうしの相対的な配置関係を求め、それをもとに、分割する次元を決定する方法を採用する。各決定は、上記の3つを評価基準として行われる。livermore kernel No.23に対し自動データ分割を行い、それ以外のデータ分割との実行時間を比較したところ、自動生成した分割が、評価したプログラムに対して最も良いデータ分割を求められることを確認した。
- 社団法人情報処理学会の論文
- 1996-08-28
著者
-
五島 正裕
京都大学大学院情報学研究科
-
森 眞一郎
京都大学大学院情報学研究科
-
富田 眞治
京都大学大学院情報学研究科
-
窪田 昌史
広島市立大学情報科学部
-
中島 浩
京都大学大学院工学研究科
-
辰巳 尚吾
三菱電機(株)
-
窪田 昌史
京都大学大学院工学研究科
-
辰巳 尚吾
京都大学大学院工学研究科情報工学専攻
関連論文
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
- コンテキスト・ベース値予測を利用した分岐先予測器(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 分散OS Coloniaにおける共有メモリを利用した大域的ネーム・サービス