低電力化のための投機的クロック供給制御
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,オムロン株式会社が開発したJavaプロセッサJeRTyをモデルとし,演算ユニット単位のクロック投入制御を行った場合の電力削減効果と性能とのトレードオフについて述べる.より上流においてクロックを制御するほど,電力削減効果は高くなる一方,デコードサイクルに続く演算サイクルが動作可能となるまでのペナルティは増加するため性能は低下する.SPECJVM98を用いて,演算ユニットごとにクロックを投機的に投入するための予測表の構成について検討した結果,エントリ数が等しい予測表の中では,プログラムカウンタの下位8ビットを用いた256エントリの表,命令に関わるデータ型の識別子3ビットを用いた8エントリの表が,それぞれ高い効果を発揮することを示す.また,8ビットの情報を用いた場合,予測による性能向上が消費電力増加を上回るものの,3ビットの情報では逆転することを明らかにする.
- 一般社団法人情報処理学会の論文
- 2001-03-08
著者
-
五島 正裕
京都大学大学院情報学研究科
-
森 眞一郎
京都大学大学院情報学研究科
-
中島 康彦
京都大学大学院経済学研究科
-
富田 眞治
京都大学大学院情報学研究科
-
北村 俊明
京都大学総合情報メディアセンター
-
宮田 佳昭
オムロン株式会社技術本部it研究所
-
中川 伸二
オムロン株式会社技術本部IT研究所
-
木村 篤彦
京都大学工学部情報学科
-
中川 伸二
オムロン株式会社it研究所
関連論文
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
- 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
- 分散OS Coloniaにおける共有メモリを利用した大域的ネーム・サービス
- コンピュータ・コロニーを実現する高速通信機構
- コンピュータコロニーにおける高速移送可能な並列アクティビティの実現
- 並列アプリケーションを指向した分散システムコンピュータ・コロニーの構想
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 並列化コンパイラTINPARにおける自動データ分割決定手法
- 非均質環境向け並列化コンパイラhetero-TINPER : 動的負荷分散方式の改良
- 並列化コンパイラTINPARによる非均質計算環境向けコード生成手法
- 並列化コンパイラTINPARにおける重複プロセッサ間通信の削減手法
- 並列化コンパイラTINPARにおける自動データ分割部の実現
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
- グローバル分岐履歴を用いたスラック予測器(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 汎用グラフィクスカードを用いた並列ボリュームレンダリングシステム(並列処理応用)
- 汎用グラフィクスハードウェアを用いた並列ボリュームレンダリングの実装(ARC-4:並列処理応用と実装技術)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- J-16 サイクリックにデータを配置した並列ボリュームレンダリング処理におけるERTの効果(レンダリングと自然物,J.グラフィクス・画像)
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
- DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
- KLICにおけるゴール・スケジューリング最適化
- 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズムの改良(並列処理応用)
- フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- フロントエンド実行(マルチスレッド実行とプロセッサアーキテクチャ)
- 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズム(キャッシュの効率的利用)
- リザーベーションステーションと物理レジスタ・ファイルを併用するスーパースケーラ・プロセッサ(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 行列に基づくOut-of-Orderスケジューリング方式の評価
- 直接依存行列型スケジューリングを適用したクラスタ化スーパースケーラ・プロセッサの評価
- 並列計算機JUMP-1の性能評価
- 超並列計算機JUMP-1のマルチキャスト機構による性能向上
- 2000-ARC-139-4 並列計算機JUMP-1における分散共有メモリシステムの性能評価
- 超並列計算機JUMP-1における分散共有メモリ管理の実装とその評価
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- メモリ・アクセスの局所性を最適化するループ再構成法
- 共有メモリベースのシームレスな並列計算機環境を実現するオペレーティングシステムの構想
- 再利用における連想記憶の必要容量および管理アルゴリズムの評価(最適化,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 再利用における連想記憶の必要容量および管理アルゴリズムの評価(最適化, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 超並列計算機JUMP-1のクラスタの実装及び予備的性能評価
- 超並列計算機プロトタイプJUMP-0.5における分散共有メモリ管理手法
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- 命令畳み込み, データ投機および再利用技術を用いたJava仮想マシンの高速化
- 距離画像生成処理におけるメディアプロセッサの評価(メディアプロセッサ)
- ステレオ画像処理を用いた曖昧再利用の評価(画像処理における再利用)
- Dual-Flow : 制御駆動とデータ駆動を融合したプロセッサ・アーキテクチャ
- 関数値再利用および並列事前実行による高速化技術
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 関数値再利用および並列事前実行による高速化技術の提案と評価
- 汎用グラフィクスカードを用いた格子ボルツマン法による流体シミュレーション(プロセッサアーキテクチャと応用)
- 再利用によるGAの高速化手法(計算科学)
- 動的負荷分散機能を備えたセル投影型並列ボリュームレンダリングシステムの実装
- 大規模ボリュームレンダリング処理における擬似透視投影法に関する考察
- Self-Cleanup Cacheを採用したNCC-NUMAアーキテクチャの評価
- Self-Cleanup Cacheの提案
- キャッシュ・コヒーレンス制御の並列処理に関する考察
- 超並列計算機JUMP-1のキャッシュシステムの論理設計検証
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 合成ディレクティブを組み込んだ動作レベル設計記述言語
- 汎用GPUを用いた大規模可視化クラスタの構築
- スーパースケーラのための高速な動的命令スケジューリング方式
- 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 汎用グラフィクスカード上での簡易シミュレーションと可視化(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- スーパースケーラのための高速な命令スケジューリング方式のIPCの評価
- 2000-ARC-139-29 投機的手法を用いたデータ再利用によるJava仮想マシンの高速化
- David A. Patterson and Carlo H. Sequin : RISC I : A Reduced Instruction Set VLSI Computer(20世紀の名著名論)
- 数値シミュレーション過程の実時間可視化を支援するハードウェア
- ReVolver/C40を用いた時系列ボリュームデータの実時間可視化
- アクティブボリュームレンダリングに基づくシミュレーションステアリング
- 並列事前実行における再利用表管理機構の改良(ARC-1: プロセッサ・アーキテクチャ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 再利用を用いたGAの高速化(科学技術計算, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- 再利用を用いたGAの高速化
- 曖昧再利用によるステレオ画像処理の高速化
- 2000-OS-85-4 分散OS Coloniaにおける並列アクティビティの高速移送
- 学習による非同期連続状態機械の構成
- コンダクタンスニューラルネットにおけるGSMの構成
- コンダクタンスニューロンモデルを用いた順序回路の実現
- 低電力Javeプロセッサのための投機的クロック制御
- 低電力化のための投機的クロック供給制御
- 低電力化のための投機的クロック供給制御
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- ボリュームレンダリング専用並列計算機ReVolver/C40の性能評価
- Re Volver/C40の設計及び実装
- 階層格子ボリュームデータの実時間可視化
- 汎用CAMを用いた区間再利用プロセッサシミュレータの高速化(CPSY-3 性能評価)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 2次キャッシュを用いた再利用および並列事前実行機構における高速化手法(高速化手法)
- 曖昧再利用によるMP3エンコーダの高速化手法
- 動的命令解析に基づく多重再利用および並列事前実行(アーキテクチャとシステムソフトウェア)
- 並列事前実行機構における主記憶値テストの高速化(プロセッサアーキテクチャ)
- 曖昧再利用によるステレオ画像処理の高速化