安藤 秀樹 | 名古屋大学大学院工学研究科
スポンサーリンク
概要
関連著者
-
安藤 秀樹
名古屋大学大学院工学研究科
-
安藤 秀樹
名古屋大学
-
安藤 秀樹
名古屋大学大学院工学研究科電子情報学専攻
-
島田 俊夫
名古屋大学
-
島田 俊夫
名古屋大学大学院工学研究科
-
小林 良太郎
名古屋大学大学院工学研究科
-
小林 良太郎
豊橋技術科学大学
-
片山 清和
名古屋大学大学院工学研究科
-
片山 清和
名古屋大学大学院工学研究科:(現)四日市大学経済学部
-
嶋田 創
京都大学大学院情報学研究科
-
嶋田 創
名古屋大学大学院工学研究科
-
岩本 健吾
名古屋大学大学院工学研究科
-
藤岡 涼
名古屋大学大学院工学研究科
-
藤岡 涼
名古屋大学大学院工学研究科:(現)日本電気株式会社
-
田中 雄介
名古屋大学大学院工学研究科
-
上村井 明夫
名古屋大学大学院工学研究科
-
塩谷 亮太
名古屋大学大学院工学研究科
-
松崎 元昭
名古屋産業科学研究所
-
大熊 穣
名古屋大学大学院工学研究科:(現)トヨタ自動車株式会社
-
甲良 祐也
名古屋大学大学院工学研究科
-
山本 哲弘
名古屋大学大学院工学研究科
-
稲垣 貴範
名古屋大学大学院工学研究科
-
加藤 伸幸
名古屋大学医学部第2外科学教室
-
加藤 伸幸
名古屋大学大学院工学研究科
-
竹内 友章
名古屋大学
-
松崎 元昭
名古屋大学大学院工学研究科
-
川合 隆光
ウエストバージニア大学工学・材料科学学部
-
岩原 佑磨
名古屋大学大学院工学研究科
-
市原 敬吾
名古屋大学大学院工学研究科
-
望月 厚志
名古屋大学大学院工学研究科
-
兵藤 一永
名古屋大学大学院工学研究科
-
澁谷 真帆
名古屋大学大学院工学研究科
-
打田 高章
名古屋大学大学院工学研究科
-
本間 幹英
名古屋大学大学院工学研究科
-
中嶋 昭夫
名古屋大学大学院工学研究科
-
山口 武
名古屋大学大学院工学研究科
-
福田 祥貴
名古屋大学大学院工学研究科
-
本間 幹英
名古屋大学大学院工学研究科:(現)中部日本電気ソフトウェア株式会社
-
戸田 聡
名古屋大学大学院工学研究科:(現)株式会社メルコ
-
中村 幸司
名古屋大学大学院工学研究科:(現)沖電気工業株式会社
-
布施 裕基
名古屋大学大学院工学研究科
-
山口 恭平
名古屋大学大学院工学研究科
-
加藤 里奈
名古屋大学大学院工学研究科
-
小川 行宏
名古屋大学大学院工学研究科:(現)岐阜県製品技術研究所
-
市村 和人
名古屋大学大学院 工学研究科
-
川梅 慶紀
名古屋大学大学院 工学研究科
-
岩田 充晃
名古屋大学大学院工学研究科
-
松本 潤一
名古屋大学大学院工学研究科
-
岩田 充晃
名古屋大学大学院工学研究科:(現)三菱重工業株式会社
-
布施 裕基
名古屋大学大学院工学研究科:(現)日本電気株式会社
-
有松 優
名古屋大学大学院工学研究科
-
嶋田 創
名古屋大学
著作論文
- パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)
- VT-CMOSキャッシュの性能低下をアドレス予測を用いて低減する先行起動機構(キャッシュ機構)
- 頻出値を利用した物理レジスタの共有化手法(プロセッサアーキテクチャ)
- 遺伝的アルゴリズムを用いた運転整理ダイヤの作成
- エリート個体群に共通の性質をサブゴールとする自立的漸進進化
- リオーダ・バッファのハードウェア量削減
- リオーダ・バッファの仮想的な拡大による先行実行
- クラスタ化スーパスカラ・プロセッサにおけるレジスタ・ファイルの階層化と選択的広域通信制御(マルチスレッド実行とプロセッサアーキテクチャ)
- 命令発行キューの遅延時間評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 値予測を用いた物理レジスタ2段階解放による命令先行実行方式の性能向上(プロセッサアーキテクチャ)
- 命令発行キューの深いパイプライン化(ARC-3:アーキテクチャ2,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 物理レジスタ2段階解放による命令先行実行方式の低消費電力化(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 物理レジスタ2段階解放による命令先行実行方式の評価(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- スーパスカラ・プロセッサのための物理レジスタ2段階解放(ARC-1: プロセッサ・アーキテクチャ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- SKYのマルチスレッド・モデルを実現したSMTプロセッサにおける物理レジスタの共有化手法(チップマルチプロセッサ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
- 非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)
- 単一チップ・マルチプロセッサSKYにおけるデータフローを考慮したスレッド分割技法(コンパイラ技術)
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- パイプラインステージ統合によるプロセッサの消費エネルギーの削減(プロセッサアーキテクチャ)
- 低消費電力化のための可変パイプライン
- 低レイテンシ1対1結合マルチポート・インターリーブ・キャッシュの評価
- 関数呼び出し時のレジスタの退避/復元に着目したメモリリネーミング手法
- ライン・バッファ・ヒット/ミス予測を利用した動的命令スケジューリング
- 値予測を利用した分岐予測機構
- 仮想リオーダ・バッファ方式における選択的先行実行による低消費電力化
- 発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価
- 最近の値の局所性を利用するロード値予測手法
- 最近の値の局所性に着目した共有化による物理レジスタ削減
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるメモリ同期機構の評価
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるスレッド分割技法の評価
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- 非数値計算応用向けスレッド・レベル並列処理マルチプロセッサ・アーキテクチャSKY(マルチメディアネットワークシステム)
- 両パス実行の性能評価と実行判定精度の改善
- 動的な資源のリサイジングを組み合わせたデュアルターボブースト
- データ・キャッシュ・ミスの周期的発生を利用したヒット/ミス予測器
- 仮想リオーダ・バッファ方式におけるロード/ストア・キューの単純化(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- L1データ・キャッシュ・ミスに着目した命令発行キューの動的リサイジング(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 仮想リオーダ・バッファ方式におけるロード/ストア・キューの単純化