命令発行キューの遅延時間評価

概要

論文の詳細を見る
アウト・オブ・オーダ実行により,メモリ・ウォール問題を解決するためには,in-flight 命令を大幅に増加させる必要がある.そのためには種々の資源サイズを増大させる必要があり,その一つに発行キューがある.しかし,発行キューのサイズを増加させるとクロック周波数を低下させてしまう.これに対して我々は,IPC の低下を抑制しつつ,発行キューのパイプライン化によるクリティカル・パスの分割を行いクロック周波数の低下を防ぐ方式を検討している.この手法を定量的に評価するためには,種々のエントリ数を持つ発行キューの遅延時間を知り,与えられたクロック周波数で,何段にパイプライン化しなければならないかを知らなければならない.そこで,本論文では,発行キューの遅延時間を回路シミュレータ HSPICE を用いて評価した.評価においては,これまで行われた遅延評価と異なり,遅延に大きく影響を与える長いグローバル配線に,適切にリピータを挿入し,配線遅延の削減を行っている.評価の結果,大きなサイズの発行キューでは,配線遅延が支配的であるが,例えば,発行幅8の発行キューのタグ・ドライブ遅延の増加率は,リピータがない場合,ウィンドウ・サイズ WS(>64) に対し, O(WS1.8) のところ,挿入すれば, O(WS1.2) に抑えられることがわかった.また,発行キューのクリティカル・パスをなすウェイクアップ論理,セレクト論理,タグ RAM の遅延はほぼ等しく,全遅延は,ウィンドウ・サイズに対し,O(WS0.9),つまり,ほぼ比例して増加することがわかった.
一般社団法人情報処理学会の論文
2009-10-19

命令発行キューの遅延時間評価

スポンサーリンク

概要

著者

関連論文

スポンサーリンク