分岐先バッファにおける分岐先情報の削減

スポンサーリンク

概要

論文の詳細を見る
パイプライン方式のプロセッサにおいて、分岐によるパイプラインの乱れは性能向上を阻む大きな原因となっている。この分岐ペナルティを低減させるために通常のパイプライン・プロセッサでは分岐予測を導入している。静的に予測を行う方式ではコンパイラヘの負担が大きく、また、静的な予測結果を命令を介してプロセッサに伝えるためオブジェクト・コードを変える必要がある。これに対して、分岐先バッファを用いた分岐予測方式は、命令の実行時に動的に予測を行うので、オブジェクト・コードの互換性を保つことができるという利点がある。しかしその欠点は、予測に必要な情報を保持するための分岐先バッファ(BTB:Branch Target Buffer)と呼ばれるハードウェアが必要であることである。本稿では、従来BTB方式の問題点であるハードウェア量を削減するための方式を提案し、その構成、動作、および、性能について述べる。
一般社団法人情報処理学会の論文
1994-09-20

著者

関連論文

もっと見る

スポンサーリンク