投機的実行を支援するアーキテクチャのハードウェア設計

スポンサーリンク

概要

論文の詳細を見る
我々は、プレディケーティングと呼ぶ、制限のない投機的命令移動を可能にするハードウェア支援を提案している。このプレディケーティング方式を実現するプロセッサ"SPEV"は、4命令発行のVLIWマシンである。スカラ・マシン、投機的実行のハードウェア支援なしのVLIWマシン、SPEVのハードウェアの設計を行い、遅延解析ツールを用いて処理時間を調べた。その結果,VLIWマシンは、複数分岐命令実行と分岐予測による分岐処理時間の延びと、バイパス処理時間の延びが原因でスカラ・マシンに対して14%(1.1ns)サイクル時間が長くなる。SPEVマシンは、プレディケート付きレジスタ・ファイルが2つのデータ領域を持つため、データ読み出し時間がVLIWマシンのものより遅くなるが、プレディケート評価回路は単純であるためこれを含む分岐処理時間はVLIWマシンのそれよりも短くなり、SPEVのサイクル時間はVLIWマシンより僅かに(0.1ns)延びるだけであることが分かった。
1995-08-23

著者

関連論文

もっと見る

スポンサーリンク