1.5MLIPS40ビット推論プロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
Prologのような論理型言語の処理においては,変数のデータの型を示すタグの操作の高速に実行できることが重要である.我々は論理型言語におけるAppendの処理(複数のデータをつなぎ合わせる処理)において,1.5MLIPS(Mega Logical Inference Per Second)という最高レベルの処理性能を達成した40ビットの推論プロセッサを開発した.この性能はデータのタイプ判定やデレファレンスをパイプライン化した新しいパイプラインアーキテクチャと,0.8μmCMOS技術,およびクロックスキューを最小にするクロック手法によって実現している.この推論プロセッサはAIワークステーションのCPUとして利用でき,更にこのプロセッサによって高性能な並列推論マシンを小さく構成することも可能となる.
- 社団法人電子情報通信学会の論文
- 1993-01-25
著者
-
前田 敦
三菱電機株式会社 北伊丹製作所
-
中西 知嘉子
三菱電気株式会社システムLSI事業化推進センター
-
安藤 秀樹
名古屋大学大学院工学研究科電子情報学専攻
-
中屋 雅夫
三菱電気株式会社システムLSI事業化推進センター
-
中西 知嘉子
三菱電機株式会社システムLSI開発研究所
-
中屋 雅夫
三菱電機株式会社システムLSI開発部
-
町田 浩久
三菱電機(株)システムlsi開発研究所
-
中島 浩
京都大学工学部情報工学教室
-
中島 浩
京都大学工学部
-
町田 浩久
三菱電機株式会社情報技術総合研究所
-
安藤 秀樹
三菱電機株システムlsi開発研究所
-
前田 敦
三菱電機株式会社lsi研究所
-
中西 知嘉子
三菱電機株式会社 システムlsi事業化推進センター
-
前田 敦
三菱電機株式会社 Ulsi技術開発センター
関連論文
- 複数命令フェッチに対する並列分岐先予測/命令フェッチ機構(並列処理)
- VLIWマシンのための非数値計算応用向き広域命令スケジューリング手法
- サイクル時間評価による命令レベル並列処理マシンの性能比較
- 投機的実行を支援するアーキテクチャのハードウェア設計
- スーパースカラ・プロセッサにおける分岐命令の並列実行
- プログラマブル実時間MPEG2ビデオエンコーダのチップセット
- パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)
- スーパスカラプロセッサ-SARCH-のコードスケジューラ
- VT-CMOSキャッシュの性能低下をアドレス予測を用いて低減する先行起動機構(キャッシュ機構)
- 頻出値を利用した物理レジスタの共有化手法(プロセッサアーキテクチャ)
- 不規則問題に対する並列化コンパイル手法
- 並列化コンパイラTINPARにおけるスカラ変数処理
- 不規則アクセスを伴うループの並列化コンパイル技法 : Inspector/Executorアルゴリズムの高速化
- 遺伝的アルゴリズムを用いた運転整理ダイヤの作成
- エリート個体群に共通の性質をサブゴールとする自立的漸進進化
- 遺伝的アルゴリズムを用いたオンライン分岐予測機構の設計
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェア
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- 自律的にサブゴールを獲得する漸進進化による理論回路自動設計
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- サブツリー評価値による遺伝的操作を用いた論理回路自動設計に関する研究
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- マルチコアプロセッサにおけるメモリ依存予測及び同期機構
- リオーダ・バッファのハードウェア量削減
- リオーダ・バッファの仮想的な拡大による先行実行
- 静的解析による並列論理型言語KL1のメッセージ通信最適化
- 並列論理型言語処理系KLICにおける通信の高速化
- 並列論理型言語KL1の最適化手法
- 並列論理型言語KL1の最適化手法
- PIM/mフロントエンド・プロセッサの速度性能評価
- 分散環境における構造体管理
- PSI-IIの性能評価 : If_Then_Else,Neck_Cut
- パーソナル逐次型推論マシンPSIの評価 : 実行速度とハードウェア各部の性能について
- PSIへのコンパイラ向きProlog命令の試験実装と評価
- マルチPSI要素プロセッサPSI-IIのメモリ管理とプロセス管理
- マルチPSI重要素プロセッサPSI-IIの最適化手法
- マルチPSI要素プロセッサPSI-IIのアーキテクチャ
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- 遺伝的アルゴリズムの専用ハードウェア化
- クラスタ化スーパスカラ・プロセッサにおけるレジスタ・ファイルの階層化と選択的広域通信制御(マルチスレッド実行とプロセッサアーキテクチャ)
- 命令発行キューの遅延時間評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 値予測を用いた物理レジスタ2段階解放による命令先行実行方式の性能向上(プロセッサアーキテクチャ)
- 命令発行キューの深いパイプライン化(ARC-3:アーキテクチャ2,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 物理レジスタ2段階解放による命令先行実行方式の低消費電力化(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 物理レジスタ2段階解放による命令先行実行方式の評価(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- スーパスカラ・プロセッサのための物理レジスタ2段階解放(ARC-1: プロセッサ・アーキテクチャ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- SKYのマルチスレッド・モデルを実現したSMTプロセッサにおける物理レジスタの共有化手法(チップマルチプロセッサ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
- 非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- C-12-15 汎用マイコン用信号処理アクセラレータ
- 投機的実行のためのアーキテクチャ上の支援
- 1.5MLIPS40ビット推論プロセッサ
- 単一チップ・マルチプロセッサSKYにおけるデータフローを考慮したスレッド分割技法(コンパイラ技術)
- 5. チップ・マルチプロセッサ(1.アーキテクチャ基盤技術, 新世代マイクロプロセッサアーキテクチャ(前編))
- パス選択によるソフトウェアパイプライニング
- プレディケーティング: VLIWマシンにおける投機的実行のためのアーキテクチャ上の支援
- パス選択によるソフトウェア・パイプライニング
- 分岐先バッファにおける分岐先情報の削減
- 325万画素APS-CサイズCMOSイメージセンサ
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- スタック領域が不要な深さ優先順コピー型ゴミ集め方式
- 組込み形マイクロプロセッサに適した画素補間方式
- 分散環境におけるユニフィケーションの実現
- パイプラインステージ統合によるプロセッサの消費エネルギーの削減(プロセッサアーキテクチャ)
- 低消費電力化のための可変パイプライン
- 低レイテンシ1対1結合マルチポート・インターリーブ・キャッシュの評価
- クロスバスイッチをなくしたマルチバンクキャッシュ
- 超並列プロトタイプ計算機JUMP-1の構想
- ATM用検索機能付きアドレスキュー
- 第100回計算機アーキテクチャ研究会招待講演報告
- 関数呼び出し時のレジスタの退避/復元に着目したメモリリネーミング手法
- ライン・バッファ・ヒット/ミス予測を利用した動的命令スケジューリング
- 値予測を利用した分岐予測機構
- 値予測を用いた分岐予測機構の計算機性能に与える影響
- メッセージ交換型並列計算機のための並列化コンパイラTINPAR
- 並列化コンパイラTINPARにおける専用通信ライブラリの実装と性能評価
- メッセージ交換型並列計算機のための並列化コンパイラTINPAR : 最適化手法と性能評価
- メッセージ交換型並列計算機のための並列化コンパイラ
- プログラム並列化におけるデータ分割支援システム
- CICC'93
- 特集「並列処理」の編集にあたって (並列処理)
- 仮想リオーダ・バッファ方式における選択的先行実行による低消費電力化
- 発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価
- 視角制限ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機のアーキテクチャ
- ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機アーキテクチャー
- ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機アーキテクチャ
- ボリュームレンダリング専用並列計算機ReVolver/C40の試作
- セルフ・クリーンアップ型ライトバック・キャッシュの提案
- ディレクトリ型キャッシュコヒーレンスプロトコルの性能評価
- 細粒度プロセッサ間通信をサポートする高機能キャッシュ・システム
- シミュレーティド・アニーリングによる静的タスク配置へのヒューリスティクスの適用とその評価
- ボリュームレンダリング専用並列計算機ReVolverのアーキテクチャ