超並列プロトタイプ計算機JUMP-1の構想
スポンサーリンク
概要
- 論文の詳細を見る
本稿では超並列プロトタイプ計算機JUMP-1のアーキテクチャについて概説する.JUMP-1は効率的な分散共有メモリの実現を最大の目的として設計されており,メモリ・アクセスのレイテンシ削減のために様々な機構が用意されている.例えば3レベルのキャッシュはinvalidateとupdateの双方のコヒーレンス・プロトコルをサポートするとともに,プロセッサ間での高速な通信/同期のための機能を備えている.またメモリの一貫性の分散管理に適したスケーラブルなネットワークを提案し,従来のものに比べて高い性能が得られることを評価によって確認した.さらに,画像や大規模ファイルの高速な入出力のために,JUMP-1には多数のシリアル・リンクを用いたスケーラブルなI/Oシステムも備えられている.
- 1993-10-21
著者
-
森 眞一郎
京都大学工学部情報工学教室
-
中島 浩
京都大学工学部
-
末吉 敏則
九州工業大学
-
久我 守弘
九州工業大学 マイクロ化総合技術センター
-
松田 秀雄
神戸大学工学部情報知能工学科
-
工藤 知宏
東京工科大
-
中條 拓伯
神戸大学工学部
-
天野 英晴
慶応大学理工学部
-
松本 尚
東京大学工学部
-
平木 敬
東京大学工学部
-
松田 秀雄
神戸大学工学部
-
森 眞一郎
京都大学工学部
-
末吉 敏則
九州工業大学マイクロ化総合技術センタ
-
久我 守弘
九州工業大学マイクロ化総合技術センタ
関連論文
- 自動車ドライバ挙動解析のための光学式モーションキャプチャの開発と評価(感性情報処理とマルチメディア技術および一般)
- 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム(画像処理・インタフェース,ITS情報処理,一般)
- 上級コース向き教育用マイクロプロセッサDLX-FPGAの設計と実装
- 不規則問題に対する並列化コンパイル手法
- 並列化コンパイラTINPARにおけるスカラ変数処理
- 不規則アクセスを伴うループの並列化コンパイル技法 : Inspector/Executorアルゴリズムの高速化
- タイルドディスプレイを用いた高精細ボリュームレンダリングシステムの実装
- 情報科学・工学, 私はこう考える : これからのアーキテクチャ, 私はこう考える
- TCP/IPプロトコル処理の高速化に関する評価
- 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム
- 静的解析による並列論理型言語KL1のメッセージ通信最適化
- 並列論理型言語処理系KLICにおける通信の高速化
- 並列論理型言語KL1の最適化手法
- 並列論理型言語KL1の最適化手法
- PIM/mフロントエンド・プロセッサの速度性能評価
- 分散環境における構造体管理
- PSI-IIの性能評価 : If_Then_Else,Neck_Cut
- パーソナル逐次型推論マシンPSIの評価 : 実行速度とハードウェア各部の性能について
- PSIへのコンパイラ向きProlog命令の試験実装と評価
- マルチPSI要素プロセッサPSI-IIのメモリ管理とプロセス管理
- マルチPSI重要素プロセッサPSI-IIの最適化手法
- マルチPSI要素プロセッサPSI-IIのアーキテクチャ
- Virtual Timeアルゴリズムに基づく分散離散事象シミュレーションの性質の検討
- RDTにおける分散共有メモリシステムの性能評価
- 並列計算機アドレストレーサMILL-liteのPVM上への実装
- 並列離散事象シミュレーション評価環境:VPSE
- 教育用32ビットRISCマイクロプロセッサDLX-FPGAのラピッドプロトタイピング
- VHDLによる相互結合網のモデル化と性能評価
- VHDLによる相互結合網のモデル化と性能評価
- 相互結合網RDT上での階層マルチキャストによるメモリコヒーレンシ維持手法
- 超並列計算機JUMP-1用ルータチップの開発と検証
- 超並列計算機に向き結合網:RDT
- 相互結合網RDTにおけるルータの検討
- 1.5MLIPS40ビット推論プロセッサ
- スタック領域が不要な深さ優先順コピー型ゴミ集め方式
- カラーペトリネットを用いた仕様記述からのテストケース生成方法 (コンカレント・コラボレーション技術論文小特集)
- カラーペトリネットに基づくソフトウエアのためのテストスイート自動生成システム
- 超並列計算機用結合網Ring Tree on Meshの提案
- 分散環境におけるユニフィケーションの実現
- 分散共有メモリ型超並列計算機JUMP-1の入出力サブシステム
- マルチプロセッサシステムPARK上での並列Prolog処理系の実現
- WSクラスタJUMP-1/3-SLの実装と評価
- 問い合わせに基づく並列論理シュミレ-ションアルゴリズム
- 超並列プロトタイプ計算機JUMP-1の構想
- ハイブリッドモデル(分散共有メモリ/メッセージパッシング)に基づくクラスタコンピューティング環境の実現
- 分散共有メモリモデルに基づくHPC環境の高性能実装と性能評価
- 協調分散処理のためのマルチキャスト機能をもつTCPの実現と性能評価
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- マルチFPGAによるラピッドシステムプロトタイピング環境
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- システムラピッドプロトタイピングへのFPGA応用例
- DLX-FPGAマイクロプロセッサにおける浮動小数点パイプラインの実現
- プライオリティ制御機構を有するOR並列Prologにおける負荷分散方式とその評価
- ハードウェア記述言語を用いたマルチキャッシュシステムのモデル化と性能評価
- 分散処理システムを利用した並列処理環境における通信処理の影響
- 書換え可能なLSIによる可変構造型相互結合網の実現法 (並列処理)
- 収束過程の可視化によるアルゴリズム設計支援 : インタラクティブシミュレーションの高速化
- メッセージ交換型並列計算機のための並列化コンパイラTINPAR
- 並列化コンパイラTINPARにおける専用通信ライブラリの実装と性能評価
- メッセージ交換型並列計算機のための並列化コンパイラTINPAR : 最適化手法と性能評価
- メッセージ交換型並列計算機のための並列化コンパイラ
- プログラム並列化におけるデータ分割支援システム
- 分散共有メモリモデルに基づくHPC環境の高速化実験
- 密結合マルチプロセッサ上でのFGHC処理系の実現
- アルゴンヌ国立研究所における並列処理研究 ( 海外の並列処理研究動向)
- 特集「並列処理」の編集にあたって (並列処理)
- 超並列向き結合網Recursive Diagonal Torusの諸特性
- FPGAによるニューラルネットワーク・エミュレータのラピッドプロトタイピング
- 相互結合網シミュレーションのための分散時刻管理手法
- 教育用マイクロプロセッサKITEによる設計教育事例(第2報)
- 分散時刻管理による相互結合網シミュレーションの並列処理
- 相互結合網シミュレータINSIGHTの並列化について
- 超並列計算機のための相互結合網シミュレータ
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- 相互結合網シミュレータINSIGHTによる超並列マシン向き相互結合網の性能評価
- 教育用マイクロプロセッサKITEを利用した設計教育事例
- 視角制限ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機のアーキテクチャ
- ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機アーキテクチャー
- ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機アーキテクチャ
- ボリュームレンダリング専用並列計算機ReVolver/C40の試作
- セルフ・クリーンアップ型ライトバック・キャッシュの提案
- ディレクトリ型キャッシュコヒーレンスプロトコルの性能評価
- 細粒度プロセッサ間通信をサポートする高機能キャッシュ・システム
- シミュレーティド・アニーリングによる静的タスク配置へのヒューリスティクスの適用とその評価
- FPGAを用いた論理エミュレータにおけるRTレベルのHDL分割手法
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- ボリュームレンダリング専用並列計算機ReVolverのアーキテクチャ
- 並列単層配線を改良する新しい手法の提案
- FPGAを利用した可変構造SIMD型並列計算機
- 並列自動配線アルゴリズムAmon
- 静的解析による並列論理型言語の実行最適化
- ハードウェア記述言語による相互結合網のモデル化と性能評価
- 教育用マイクロプロセッサKITEとその開発支援環境