VHDLによる相互結合網のモデル化と性能評価
スポンサーリンク
概要
- 論文の詳細を見る
ハードウェア記述言語VHDLを用いて相互結合網をモデル化することで,回路の動作に即したデータ転送を行うことができ,理論解析やプログラム言語によるソフトウェア・シミュレーションよりも意図する相互結合網に近いシミュレーション結果を得ることができる.また,並列アプリケーションから取得した通信パターンを基にシミュレーションが行えるため,実際の通信状況における相互結合網の詳細な性能評価が可能である.本稿では,VHDLによる相互結合網のモデル化について述べた後,オメガ網と2次元トーラス網においてフロー制御方式の違いによる通信性能への影響を評価した.
- 一般社団法人情報処理学会の論文
- 1993-12-16
著者
関連論文
- 上級コース向き教育用マイクロプロセッサDLX-FPGAの設計と実装
- TCP/IPプロトコル処理の高速化に関する評価
- タイムワープ方式の通信遅延に関する性質検討
- 並列離散事象シミュレーション評価環境VPSEとタイムワープ手法の性質検討(並列処理)
- 並列離散事象シミュレーション評価環境:VPSE
- 教育用32ビットRISCマイクロプロセッサDLX-FPGAのラピッドプロトタイピング
- VHDLによる相互結合網のモデル化と性能評価
- VHDLによる相互結合網のモデル化と性能評価
- 超並列計算機に向き結合網:RDT
- 超並列プロトタイプ計算機JUMP-1の構想
- ハイブリッドモデル(分散共有メモリ/メッセージパッシング)に基づくクラスタコンピューティング環境の実現
- 分散共有メモリモデルに基づくHPC環境の高性能実装と性能評価
- 協調分散処理のためのマルチキャスト機能をもつTCPの実現と性能評価
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- マルチFPGAによるラピッドシステムプロトタイピング環境
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- システムラピッドプロトタイピングへのFPGA応用例
- DLX-FPGAマイクロプロセッサにおける浮動小数点パイプラインの実現
- ハードウェア記述言語を用いたマルチキャッシュシステムのモデル化と性能評価
- 分散処理システムを利用した並列処理環境における通信処理の影響
- 書換え可能なLSIによる可変構造型相互結合網の実現法 (並列処理)
- 分散共有メモリモデルに基づくHPC環境の高速化実験
- 超並列向き結合網Recursive Diagonal Torusの諸特性
- FPGAによるニューラルネットワーク・エミュレータのラピッドプロトタイピング
- 相互結合網シミュレーションのための分散時刻管理手法
- 教育用マイクロプロセッサKITEによる設計教育事例(第2報)
- 分散時刻管理による相互結合網シミュレーションの並列処理
- 相互結合網シミュレータINSIGHTの並列化について
- 超並列計算機のための相互結合網シミュレータ
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- 相互結合網シミュレータINSIGHTによる超並列マシン向き相互結合網の性能評価
- 教育用マイクロプロセッサKITEを利用した設計教育事例
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- FPGAを利用した可変構造SIMD型並列計算機
- ハードウェア記述言語による相互結合網のモデル化と性能評価
- 教育用マイクロプロセッサKITEとその開発支援環境