末吉 敏則 | 九州工業大学
スポンサーリンク
概要
関連著者
-
末吉 敏則
九州工業大学
-
久我 守弘
九州工業大学 マイクロ化総合技術センター
-
大内 正英
九州工業大学情報工学部
-
大内 正英
九州工業大学情報工学部知能情報工学科
-
田中 康一郎
九州工業大学
-
井上 弘士
九州工業大学情報工学部知能情報工学科
-
柴村 英智
九州工業大学情報工学部
-
大西 淑雅
九州工業大学 情報工学部
-
有田 五次郎
九州工業大学情報工学部知能情報工学科
-
有田 五次郎
九州工業大学
-
大西 淑雅
九州工業大学
-
奥村 勝
九州工業大学情報工学部知能情報工学科:(現)福岡大学電子計算センター
-
柴村 英智
(財) 九州システム情報技術研究所
-
中垣 憲一
九州工業大学情報工学部知能情報工学科
-
黒田 一朗
日本電気(株)情報メディア研究所 信号処理研究部
-
横田 英史
日経bp社 開発部
-
大西 淑雅
九工大情報科学セ
-
黒田 一朗
日本電気(株)
-
村上 和彰
九州大学 情報基盤センター
-
了戒 清
九州工業大学情報工学部知能情報工学科
-
村上 和彰
九州大学 システム情報科学府
-
天野 英晴
慶応義塾大学
-
楊 愚魯
慶應義塾大学理工学部
-
有田 五次郎
九州産業大学知能情報工学科
-
手塚 忠則
九州工業大学
-
Apduhan Bernady
九州工業大学
-
飯田 全広
九州工業大学情報工学部知能情報工学科
-
手塚 忠則
九州工業大学情報工学部知能情報工学科:(現)松下電器産業株式会社
-
杉能 康明
九州工業大学情報工学部知能情報工学科
-
小羽田 哲宏
九州工業大学情報工学部
-
森 眞一郎
京都大学工学部情報工学教室
-
中島 浩
京都大学工学部
-
Bernady APDUHAN
九州工業大学
-
山内 由香
九州工業大学情報工学部
-
有田 五次郎
九州産業大学情報科学部
-
楊 愚魯
慶応義塾大学理工学部
-
松田 秀雄
神戸大学工学部情報知能工学科
-
岡 雅樹
九州工業大学 情報工学部 知能情報工学科
-
杉本 佳也
九州工業大学 情報工学部 知能情報工学科
-
具志堅 博保
九州工業大学情報工学部
-
松尾 武三
九州工業大学情報工学部
-
Apduhan BernadyO
九州工業大学情報工学部
-
杷野 公平
九州工業大学工学部電気工学科
-
松尾 武三
株式会社東芝青梅工場
-
柊山 太一郎
九州工業大学情報工学部知能情報工学科
-
工藤 知宏
東京工科大
-
楊 愚.魯
慶応義塾大学理工学部
-
有田 五次郎
九州工業大学情報工学部
-
山内 由香
九州工業大学情報工学部知能情報工学科
-
山中 圭
九州工業大学 情報工学部 知能情報工学科
-
嶺 竜太郎
九州工業大学情報工学部
-
船越 誠司
九州工業大学 情報工学部
-
田中 康一郎
九州工業大学マイクロ化総合技術センター
-
中條 拓伯
神戸大学工学部
-
天野 英晴
慶応大学理工学部
-
松本 尚
東京大学工学部
-
平木 敬
東京大学工学部
-
柴村 英智
九州工業大学情報工学部知能情報工学科
-
松田 秀雄
神戸大学工学部
-
森 眞一郎
京都大学工学部
-
末吉 敏則
九州工業大学情報工学部知能情報工学科:九州工業大学マイクロ化総合技術センター
-
末吉 敏則
九州工業大学マイクロ化総合技術センタ
-
末吉 敏則
九州工業大学マイクロ化総合技術センター:九州工業大学情報工学部
-
久我 守弘
九州工業大学マイクロ化総合技術センター
-
久我 守弘
九州工業大学マイクロ化総合技術センタ
著作論文
- 上級コース向き教育用マイクロプロセッサDLX-FPGAの設計と実装
- TCP/IPプロトコル処理の高速化に関する評価
- 並列離散事象シミュレーション評価環境:VPSE
- 教育用32ビットRISCマイクロプロセッサDLX-FPGAのラピッドプロトタイピング
- VHDLによる相互結合網のモデル化と性能評価
- VHDLによる相互結合網のモデル化と性能評価
- 超並列計算機に向き結合網:RDT
- 超並列プロトタイプ計算機JUMP-1の構想
- ハイブリッドモデル(分散共有メモリ/メッセージパッシング)に基づくクラスタコンピューティング環境の実現
- 分散共有メモリモデルに基づくHPC環境の高性能実装と性能評価
- 協調分散処理のためのマルチキャスト機能をもつTCPの実現と性能評価
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 32ビットRISCマイクロプロセッサDLX-FPGAの設計教育フィジビリティ・スタディ
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- 複数FPGAによるラピッドシステムプロトタイピング環境 : システム集積化LSIコデザイン開発環境の構築に向けて
- マルチFPGAによるラピッドシステムプロトタイピング環境
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- 教育用RISC型マイクロプロセッサDLX-FPGAとそのラピッドシステムプロトタイピング
- システムラピッドプロトタイピングへのFPGA応用例
- DLX-FPGAマイクロプロセッサにおける浮動小数点パイプラインの実現
- ハードウェア記述言語を用いたマルチキャッシュシステムのモデル化と性能評価
- 分散処理システムを利用した並列処理環境における通信処理の影響
- 書換え可能なLSIによる可変構造型相互結合網の実現法 (並列処理)
- 分散共有メモリモデルに基づくHPC環境の高速化実験
- 超並列向き結合網Recursive Diagonal Torusの諸特性
- FPGAによるニューラルネットワーク・エミュレータのラピッドプロトタイピング
- 相互結合網シミュレーションのための分散時刻管理手法
- 教育用マイクロプロセッサKITEによる設計教育事例(第2報)
- 分散時刻管理による相互結合網シミュレーションの並列処理
- 相互結合網シミュレータINSIGHTの並列化について
- 超並列計算機のための相互結合網シミュレータ
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- 相互結合網シミュレータINSIGHTによる超並列マシン向き相互結合網の性能評価
- 教育用マイクロプロセッサKITEを利用した設計教育事例
- 教育用マイクロプロセッサKITEによる設計教育の事例報告
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- パネル討論 : 今後のVLSIプロセッサ,システムLSIはどうなるか?
- FPGAを利用した可変構造SIMD型並列計算機
- ハードウェア記述言語による相互結合網のモデル化と性能評価
- 教育用マイクロプロセッサKITEとその開発支援環境