分散共有メモリ型超並列計算機JUMP-1の入出力サブシステム
スポンサーリンク
概要
- 論文の詳細を見る
本稿では超並列プロトタイプ計算機JUMP-1の入出力サブシステムのアーキテクチャについて概説する.JUMP-1は,種々のコヒーレンス・プロトコルをサポートするとともに,プロセッサ間での高速な通信/同期のための機能を備えた複数のクラスタを強力なネットワークで接続した分散共有メモリ型のアーキテクチャをとる.クラスタと画像/ディスク入出力ユニットの間は,仮想FIFOと呼ばれる高速シリアルリンクにより接続され,入出力サブシステム全体としては,入出力バッファが共有メモリ空間にマッピングされた共有メモリアーキテクチャに適合したの形態をとる.本稿では,JUMP-1の入出力サブシステムの構成と特徴について説明する.さらにディスク入出力ユニットの構成や,画像入出力システムのハードウェアについて述べる.
- 一般社団法人情報処理学会の論文
- 1994-01-27
著者
-
小畑 正貴
岡山理科大学工学部情報工学科
-
平木 敬
東京大学理学部情報科学科,電子技術総合研究所
-
松本 尚
東京大学大学院理学系研究科情報科学専攻:科学技術振興事業団さきがけ研究21「情報と知」領域
-
松本 尚
東京大学理学部情報科学科
-
平木 敬
東京大学理学部情報科学科
-
金田 悠紀夫
神戸大学工学都システム工学科
-
小畑 正貴
岡山理科大学工学部
-
中條 拓伯
神戸大学工学部情報知能工学科
-
金田 悠紀夫
神戸大学工学部システム工学科
-
松田 秀雄
神戸大学工学部情報知能工学科
-
中條 拓伯
神戸大学工学部
-
松田 秀雄
神戸大学工学部
関連論文
- FPGAによる並列計算機用二次元ネットワークの実機評価システム(応用技術,リコンフィギャラブルシステムとその応用論文)
- ソフトウェアDSMにおいてfetch-on-writeによる通信トラフィックを削減する手法
- 細粒度並列処理におけるレイテンシ隠蔽効果の評価
- メモリベース通信を用いたRPCの実装
- Hardwareでの動画処理における動的再構成の有意性について
- RDTネットワークにおける疑似フルマップ方式の評価
- ディレクトリキャッシュにおける疑似フルマップシステムの定量的評価
- シグナルプロセッサアレイ : SPA
- 2000-ARC-139-14 NICを活用したネットワークRAID方式の提案
- 超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light(並列処理)
- CPSY2000-42 高性能組み込み用プロセッサアーキテクチャの検討
- 中粒度メモリベース通信を支援するMemory-Based Processor II
- マイクロプロセッサアレイによる2次元ディジタルフィルタの実現
- PC-FPGA複合クラスタにおけるソフトウェア-ハードウェア間通信と遠隔呼出し(リコンフィギャラブル応用2)
- シーケンシャル実行型PrologマシンPEK : ハードウェア構成
- 実行時再構成方式におけるバイナリトランスレーション支援
- JavaによるPCクラスタソフトウェアの開発と評価
- JavaによるPCクラスタソフトウェアの開発と評価
- 分散共有メモリ型超並列計算機JUMP-1におけるスケーラブルI/Oサブシステムの構成
- 超並列計算機JUMP-1におけるディスク入出力サブシステムの実装
- CPSY2000-51 ソフトウェア高レベルデータ値予測方式の予備評価
- 並列Prolog処理系"K-Prolog"の実現
- MBPコアのファームウェア設計 : 疑似フルマップ方式のサポート
- 汎用細粒度並列計算機:お茶の水1号 : 構成と性能評価
- トーラス・リング・バス結合階層型並列マシン
- トーラス・リング・バス階層型並列マシン
- 1次元 DSP アレイ上での光線追跡法の並列計算
- 高並列DSPシステム-SPA-による三次元グラフィクス
- Manhattan Street Networkにおける代理送受信を用いたルーティング手法 (並列処理)
- Manhattan Street Network における代理送受信を用いたルーティング手法
- 大規模並列計算機のための遠隔分散型画像表示システム
- 単方向トーラスネットワークを用いたPCクラスタ
- 単方向2次元トーラスネットワークの構成とシミュレーションによる評価
- 分散フレームバッファのワークステーションクラスタへの応用
- ソフトウェアDSM機構を支援する最適化コンパイラ
- 2000-OS-85-5 汎用クラスタ上の資源情報を用いたHTTPサーバにおける負荷分散性能の評価
- 2000-ARC-139-2 ハードウェア分散共有メモリにおけるスケーラブルなディレクトリ方式の定量的評価
- 表紙 : 表紙の説明
- 高速シリアルリンク結合に基づくアーキテクチャのボードレベルシミュレーション
- Casablanca:実時間処理RISCコアの設計と実装
- 自由市場原理に基づくスケジューリング方式
- コンパイラが支援するソフトウェアDSM機構 : ADSMとUDSMの性能評価
- ソフトウェアシミュレータ上でのSPLASH-2ベンチマークの挙動に関する研究
- メモリべース通信を用いた高速MPIの実装と評価 (並列処理)
- 軽いハードウェアによる分散共有メモリ機構 (並列処理)
- リアルタイムラウンドロビン
- 分散共有メモリに基づく計算機クラスタ(計算機クラスタ)
- 汎用スケーラブルOS SSS-COREのカーネル構成について
- 並列アプリケーションによるMPI/MBCFの評価
- ループ並列投機実行のJava仮想マシンの適用
- Omni OpenMPコンパイラ用並列プログラム可視化ツール(プログラミングモデル・ツール)
- 超並列計算機JUMP-1におけるハイビジョン画像表示システム
- 分散共有メモリ型超並列計算機JUMP-1の入出力サブシステム
- 高速シリアル・リンクを用いた分散画像生成実験システム
- マルチプロセッサシステムPARK上での並列Prolog処理系の実現
- 試作BCプロセッサアレイによる軸選択ガウス消去
- 試作BCプロセッサアレイとその評価
- 動的計画法の並列計算 : 並列計算性とアルゴリズム
- 非対称分散共有メモリ上における最適化コンパイル技法の評価(並列処理)
- 非対称分散共有メモリ上におけるコンパイル技法
- 動的に生成されたオブジェクトを扱うループの並列化手法
- エラスティックメモリコンシステンシモデルのシミュレーション評価
- 実行時再構成方式テストベットOcha-Proの性能評価
- オンチップハードウエアによるループ並列化機構
- On Chip MIMDにおける大規模投機実行機構
- バイナリコンパチビリティを保ちながらloopを投機実行するアーキテクチャ
- Loopを並列実行するアーキテクチャ
- 汎用超並列オペレーティングシステムSSS-CORE : 高速MPIの実装と評価
- FPGAによる並列計算機用2次元ネットワークの実機評価システム(システムアーキテクチャ)
- FPGAによる並列計算機用ネットワークの実機評価システム(ネットワーク,SWoPP2006)
- 汎用超並列オペレーティングシステムSSS-CORE : コンパイラによる通信最適化技法
- 汎用超並列分散オペレーティングシステム SSS-CORE : システム概要
- お茶の水5号のハードウェア分散共有メモリ機構
- 一般化されたコンバイニング機構の評価
- 軽いハードウェアによる分散共有メモリ : お茶の水5号の分散共有メモリ機構
- 汎用並列計算機プロトタイプお茶の水5号の予備評価
- 一般化されたコンバイニング機構
- スケーラブル並列計算機プロトタイプ : お茶の水5号
- 汎用並列計算機プロトタイプお茶の水5号の再構成可能高機能結合網
- メモリベース通信ファシリティの評価
- アドレス変換ハードウェアで支援されたメモリベース通信の性能評価
- 並列計算機プロトタイプお茶の水5号の性能評価
- 汎用超並列OS SSS-COREにおけるスケジューリング方式(並列処理)
- アドレス変換機能を持つネットワークインターフェイス : メモリベース通信の性能測定
- Memory String Architectureに基づく並列計算機 : お茶の水7号
- 100BaseTXによるメモリベース通信の性能評価
- 資源情報流通サーバSSS-Serverを用いた負荷分散
- 高機能ネットワークを構築するギガビットチャネルの性能評価
- 汎用並列オペレーティングシステムにおける資源保護と仮想化
- 実用並列アプリケーションの実行駆動シミュレータによる性能評価
- 動いているお茶の水1号 : メモリシステムの評価
- 細粒度並列計算機お茶の水1号 : メモリベースのデータ駆動同期機構の実現
- 細粒度並列計算機お茶の水1号 : 基本構想
- 汎用超並列OS SSS-COREにおけるスケジューリング方式の評価
- 汎用並列 OS SSS-CORE におけるカーネルスケジューリング方式 : 詳細確率モデルによる性能評価
- 汎用並列OSのための資源情報を利用したスケジューリング方式の検討
- 汎用超並列オペレーティングシステム: SSS-CORE : ワークステーションクラスタにおける実現
- 分散メモリ型並列計算機における共有オブジェクト空間の実現
- 同期ビットを利用する細粒度並列コードの生成
- 動いているお茶の水1号 : 同期ビットを使用したコンパイル技法