MBPコアのファームウェア設計 : 疑似フルマップ方式のサポート
スポンサーリンク
概要
- 論文の詳細を見る
我々は、分散共有メモリ実装方式としてディレクトリペースキャッシュ方式の一つである疑似フルマップ方式を提案してきた。MBP(Memory Based Processor)は、疑似フルマップ方式の基本機能を高速にサポートする専ハードウェア回路と、頻度の少ない例外処理や高い自由度の必要な処理を行う汎用細粒度プログラマブル処理機構(MBPコア)を内蔵している。すなわち、ハードウェアによる実現ではコストの見合わない処に対して、MBPコアのプログラム(ファームウェア)が起動されて処理が行なわれる。本稿では専用ハードウェアによる実現部分とファームウェアによる実現部分のトレードオフに対して議論する。
- 一般社団法人情報処理学会の論文
- 1994-09-20
著者
-
平木 敬
東京大学理学部情報科学科,電子技術総合研究所
-
松本 尚
東京大学大学院理学系研究科情報科学専攻:科学技術振興事業団さきがけ研究21「情報と知」領域
-
松本 尚
東京大学理学部情報科学科
-
平木 敬
東京大学理学部情報科学科
-
三吉 貴史
東京大学理学部
-
三吉 貴史
株式会社富士通研究所
-
三吉 貴史
東京大学理学部情報科学科
関連論文
- ソフトウェアDSMにおいてfetch-on-writeによる通信トラフィックを削減する手法
- 細粒度並列処理におけるレイテンシ隠蔽効果の評価
- メモリベース通信を用いたRPCの実装
- Hardwareでの動画処理における動的再構成の有意性について
- RDTネットワークにおける疑似フルマップ方式の評価
- ディレクトリキャッシュにおける疑似フルマップシステムの定量的評価
- 2000-ARC-139-14 NICを活用したネットワークRAID方式の提案
- 超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light(並列処理)
- CPSY2000-42 高性能組み込み用プロセッサアーキテクチャの検討
- 中粒度メモリベース通信を支援するMemory-Based Processor II
- 実行時再構成方式におけるバイナリトランスレーション支援
- 分散共有メモリ型超並列計算機JUMP-1におけるスケーラブルI/Oサブシステムの構成
- 超並列計算機JUMP-1におけるディスク入出力サブシステムの実装
- CPSY2000-51 ソフトウェア高レベルデータ値予測方式の予備評価
- MBPコアのファームウェア設計 : 疑似フルマップ方式のサポート
- 汎用細粒度並列計算機:お茶の水1号 : 構成と性能評価
- ソフトウェアDSM機構を支援する最適化コンパイラ
- 2000-OS-85-5 汎用クラスタ上の資源情報を用いたHTTPサーバにおける負荷分散性能の評価
- 2000-ARC-139-2 ハードウェア分散共有メモリにおけるスケーラブルなディレクトリ方式の定量的評価
- 表紙 : 表紙の説明
- 高速シリアルリンク結合に基づくアーキテクチャのボードレベルシミュレーション
- Casablanca:実時間処理RISCコアの設計と実装
- 自由市場原理に基づくスケジューリング方式
- コンパイラが支援するソフトウェアDSM機構 : ADSMとUDSMの性能評価
- ソフトウェアシミュレータ上でのSPLASH-2ベンチマークの挙動に関する研究
- メモリべース通信を用いた高速MPIの実装と評価 (並列処理)
- 軽いハードウェアによる分散共有メモリ機構 (並列処理)
- リアルタイムラウンドロビン
- 分散共有メモリに基づく計算機クラスタ(計算機クラスタ)
- 汎用スケーラブルOS SSS-COREのカーネル構成について
- 並列アプリケーションによるMPI/MBCFの評価
- ループ並列投機実行のJava仮想マシンの適用
- 分散共有メモリ型超並列計算機JUMP-1の入出力サブシステム
- 非対称分散共有メモリ上における最適化コンパイル技法の評価(並列処理)
- 非対称分散共有メモリ上におけるコンパイル技法
- 動的に生成されたオブジェクトを扱うループの並列化手法
- エラスティックメモリコンシステンシモデルのシミュレーション評価
- 実行時再構成方式テストベットOcha-Proの性能評価
- オンチップハードウエアによるループ並列化機構
- On Chip MIMDにおける大規模投機実行機構
- バイナリコンパチビリティを保ちながらloopを投機実行するアーキテクチャ
- Loopを並列実行するアーキテクチャ
- 汎用超並列オペレーティングシステムSSS-CORE : 高速MPIの実装と評価
- 汎用超並列オペレーティングシステムSSS-CORE : コンパイラによる通信最適化技法
- 汎用超並列分散オペレーティングシステム SSS-CORE : システム概要
- お茶の水5号のハードウェア分散共有メモリ機構
- 一般化されたコンバイニング機構の評価
- 軽いハードウェアによる分散共有メモリ : お茶の水5号の分散共有メモリ機構
- 汎用並列計算機プロトタイプお茶の水5号の予備評価
- 一般化されたコンバイニング機構
- スケーラブル並列計算機プロトタイプ : お茶の水5号
- 汎用並列計算機プロトタイプお茶の水5号の再構成可能高機能結合網
- メモリベース通信ファシリティの評価
- アドレス変換ハードウェアで支援されたメモリベース通信の性能評価
- 並列計算機プロトタイプお茶の水5号の性能評価
- 汎用超並列OS SSS-COREにおけるスケジューリング方式(並列処理)
- アドレス変換機能を持つネットワークインターフェイス : メモリベース通信の性能測定
- Memory String Architectureに基づく並列計算機 : お茶の水7号
- 100BaseTXによるメモリベース通信の性能評価
- 資源情報流通サーバSSS-Serverを用いた負荷分散
- 高機能ネットワークを構築するギガビットチャネルの性能評価
- 汎用並列オペレーティングシステムにおける資源保護と仮想化
- 実用並列アプリケーションの実行駆動シミュレータによる性能評価
- 動いているお茶の水1号 : メモリシステムの評価
- 細粒度並列計算機お茶の水1号 : メモリベースのデータ駆動同期機構の実現
- 細粒度並列計算機お茶の水1号 : 基本構想
- 汎用超並列OS SSS-COREにおけるスケジューリング方式の評価
- 汎用並列 OS SSS-CORE におけるカーネルスケジューリング方式 : 詳細確率モデルによる性能評価
- 汎用並列OSのための資源情報を利用したスケジューリング方式の検討
- 汎用超並列オペレーティングシステム: SSS-CORE : ワークステーションクラスタにおける実現
- 分散メモリ型並列計算機における共有オブジェクト空間の実現
- 同期ビットを利用する細粒度並列コードの生成
- 動いているお茶の水1号 : 同期ビットを使用したコンパイル技法
- システムの階層的並列性を統一的に扱う最適化コンパイラ
- 細粒度並列計算機お茶の水1号 : 最適化コンパイラ
- 細粒度並列計算機用最適化コンパイラ : OP.1
- 汎用超並列オペレーティングシステムと協調動作するギガビットネットワーク
- 汎用超並列オペレーティングシステムSSS-COREのユーザレベル通信同期機構
- 汎用超並列オペレーティングシステムSSS-CORE上の非対称分散共有メモリにおけるコンパイル技法
- 並列処理最適化機構の実用アプリケーションを用いた性能評価
- 汎用プロセッサのためのベクトルロード支援機構
- 動いているお茶の水1号 : 大域構造体先行フェッチ機構の評価
- 細粒度並列計算機お茶の水1号 : 大域構造体先行フェッチ機構
- 動いているお茶の水1号 : 大域同期機構の評価
- 細粒度並列計算機お茶の水1号 : 大域同期機構
- 並列OSの性能予測を可能にするシミュレーションモデル
- 対象粒度の異なる処理装置を複合した並列アーキテクチャ
- 最適化された応用並列計算問題における相互結合網の性能比較
- 並列計算機の結合形状評価用シミュレータ
- レイテンシ隠蔽における結合形状の評価
- 汎用並列オペレーティングシステムにおける資源保護と仮想化
- Memory String Architecture : メモリウォールを越えて
- 汎用超並列オペレーティングシステムSSS-COREのメモリベース通信機能
- 高機能分散共有メモリの実現に適した高速スヌーププロトコル : 東大プロトコル
- Elastic Memory Consistency Models
- JUMP-1 MBPコアの命令設計
- 汎用超並列オペレーティングシステムカーネルSSS-COREの基本構想
- 共有メモリ型並列計算機におけるメモリアクセスの局所化技法
- 拡張されたSnoopy Spin Waitと階層化されたElastic Barrier
- キャッシュインジェクションとメモリベース同期機構の高速化