並列計算機アドレストレーサMILL-liteのPVM上への実装
スポンサーリンク
概要
- 論文の詳細を見る
我々はMill-liteと呼ぶ、シミュレーションにより並列計算機のアドレストレースを得る並列計算機アドレストレーサを開発している。MILL-liteは、単一のWS上で実行すると、多くのプロセッサからなる並列計算機のアドレストレースを得るには膨大な実行時間が必要である。そこで、PVMを用いた並列処理により計算処理の高速化を図っている。PVM(Parallel Virtual Machine)は、オークリッジ国際研究所(ORNL)で開発されたソフトウェアで、ネットワークで接続されたコンピュータを、仮想的に分散メモリ型並列計算機として扱うことを可能にするシステムである。
- 一般社団法人情報処理学会の論文
- 1995-03-15
著者
-
工藤 知宏
東京工科大学情報工学科
-
寺澤 卓也
東京工科大学メディア学部
-
上田 広満
東京工科大学情報工学科
-
神田 和仁
東京工科大学情報工学科
-
寺沢 卓也
慶應義塾大学理工学部
-
寺澤 卓也
東京工科大学情報通信工学科
-
工藤 知宏
東京工科大
関連論文
- 1K-5 仮想計算機を用いた分散処理のための負荷分散手法に関する研究(仮想化と言語処理系,学生セッション,アーキテクチャ)
- Virtual Timeアルゴリズムに基づく分散離散事象シミュレーションの性質の検討
- RDTにおける分散共有メモリシステムの性能評価
- 並列計算機アドレストレーサMILL-liteのPVM上への実装
- MIN結合型マルチプロセッサ用トレースドリブンシミュレータ
- 相互結合網RDT上での階層マルチキャストによるメモリコヒーレンシ維持手法
- 超並列計算機JUMP-1用ルータチップの開発と検証
- 相互結合網RDTにおけるルータの検討
- 並列計算機テストベッドATTEMPTの概観
- カラーペトリネットを用いた仕様記述からのテストケース生成方法 (コンカレント・コラボレーション技術論文小特集)
- カラーペトリネットに基づくソフトウエアのためのテストスイート自動生成システム
- 並列計算機テストベッドATTEMPTの実装と評価
- 超並列計算機用結合網Ring Tree on Meshの提案
- 可変構造キャッシュシステム搭載のバス結合型並列計算機テストベッド / ATTEMPT-1の実装と評価
- 可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1
- シングルチップマルチプロセッサのためのスヌープキャッシュの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : キャッシュの実装
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : 構成と実装
- マルチプロセッサチップを想定した並列計算機テストベッドATTEMPT-1 : 概要
- WSクラスタJUMP-1/3-SLの実装と評価
- 問い合わせに基づく並列論理シュミレ-ションアルゴリズム
- 超並列計算機用結合網RDTのルーティング制御評価用システム : JUMP-1/3
- 超並列プロトタイプ計算機JUMP-1の構想
- ワークステーションクラスタ分散共有メモリのための光波長多重ネットワーク
- 光インタコネクションネットワークを用いたコンピューテングクラスタの構想
- 相互結合網RDTにおけるAdaptive routing
- マルチプロセッサの記憶システム (2) ( 計算機の記憶システム 4)
- マルチプロセッサの記憶システム(1)( 計算機の記憶システム 4)
- FPGAを用いた教育用マイクロプロセッサ実験システム
- マルチプロトコルをサポートしたキャッシュシステムの実装と評価
- オンチップマルチプロセッサのキャッシュメモリの構成
- IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバヘッドの解析
- Zキャッシュ : オンチップマルチプロセッサ用キャッシュ
- 並列計算機シミュレータISISの実装
- Zキャッシュの提案と評価
- プロセッサ間交信評価システムMILLの並列計算機への実装
- ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化
- Pruning Cacheを用いた分散共有メモリのディレクトリ構成法