寺澤 卓也 | 東京工科大学メディア学部

スポンサーリンク

概要

• 寺澤 卓也の詳細を見る
• 同名の論文著者
• 東京工科大学メディア学部の論文著者

関連著者

• 寺澤 卓也

  東京工科大学メディア学部

• 寺沢 卓也

  慶應義塾大学理工学部

• 寺澤 卓也

  東京工科大学情報通信工学科

• 天野 英晴

  慶應義塾大学大学院理工学研究科

• 天野 英晴

  慶應義塾大学

• 井上 敬介

  (株)ソニーコンピュータサイエンス研究所

• 井上 敬介

  慶應義塾大学理工学部

• 黒澤 飛斗矢

  慶應義塾大学理工学部

• 黒澤 飛斗矢

  慶應塾大学理工学部:(現)三菱電機株式会社

• 工藤 知宏

  産業技術総合研 情報技術研究部門

• 工藤 知宏

  東京工科大学情報工学科

• 工藤 知宏

  独立行政法人産業技術総合研究所グリッド研究センター

• 工藤 知宏

  東京工科大

• 天野 英晴

  慶応義塾大学

• 寺沢 卓也

  東京工科大

• 山本 淳二

  慶應義塾大学理工学部

• 工藤 知宏

  慶応義塾大学理工学部

• 寺沢 卓也

  慶応義塾大学理工学部

• 木透 徹

  慶應義塾大学 理工学部

• 奥野 通貴

  慶應義塾大学理工学部

• 鬼頭 宏幸

  慶應義塾大学理工学部 : (現)日本電信電話株式会社情報通信研究所

• 寺澤 卓也

  慶応大学理工学部計算機科学専攻

• 天野 英晴

  慶応大学理工学部計算機科学専攻

• 天野 英晴

  慶応大学理工学部

• 木村 哲郎

  慶應義塾大学理工学部

• 鳥居 淳

  慶應義塾大学理工学部

• 岩田 敏之

  アルュメ株式会社

• 塙 敏博

  慶應義塾大学理工学部

• 服部 大

  慶應義塾大学理工学部

• 中村 友太郎

  東京工科大学大学院バイオ・情報メディア研究科

• 鬼頭 宏幸

  慶應義塾大学理工学部

• 亀井 貴之

  慶應義塾大学理工学部

• 米田 卓司

  慶應義塾大学理工学部

• 亀井 貴之

  慶応義塾大学理工学部:(現)株式会社東芝システムlsi技術研究所

• 山本 欧

  東京電機大学工学部

• 上田 広満

  東京工科大学情報工学科

• 神田 和仁

  東京工科大学情報工学科

• 安川 英樹

  慶應義塾大学 理工学部

• 遠藤 浩

  日立製作所情報・通信グループプロジェクトマネジメント統括推進本部

• 遠藤 浩

  (株)日立製作所情報・通信システム社プロジェクトマネジメント統括推進本部

• 塙 敏博

  東京工科大学コンピュータサイエンス学部

• 呉 燦文

  慶応義塾大学理工学部

• 若林 正樹

  慶應義塾大学

• 鳥居 淳

  慶応義塾大学理工学部

• 小椋 里

  慶應義塾大学理工学部

• 寺澤 卓也

  東京工科大学大学院バイオ・情報メディア研究科

• 木村 克行

  慶應義塾大学理工学部

• 清水 悦子

  日立製作所ストレージシステム事業部

• 山本 欧

  慶應義塾大学理工学部

• 米田 卓司

  慶応義塾大学理工学部

• 小椋 里

  慶應義塾大学

• 寺澤 卓也

  慶應義塾大学理工学部

• 井上 潤介

  慶應義塾大学理工学部

• 若林 正樹

  慶應義塾大学理工学部

• 鬼頭 宏幸

  慶応義塾大学理工学部

• 寺澤 卓也

  慶応義塾大学理工学部

• 山本 淳二

  慶応義塾大学理工学部

• 木村 克行

  大阪大学工学部

もっと見る 閉じる

著作論文

• 1K-5 仮想計算機を用いた分散処理のための負荷分散手法に関する研究(仮想化と言語処理系,学生セッション,アーキテクチャ)
• 並列計算機アドレストレーサMILL-liteのPVM上への実装
• MIN結合型マルチプロセッサ用トレースドリブンシミュレータ
• 並列計算機テストベッドATTEMPTの概観
• 並列計算機テストベッドATTEMPTの実装と評価
• 可変構造キャッシュシステム搭載のバス結合型並列計算機テストベッド / ATTEMPT-1の実装と評価
• 可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1
• シングルチップマルチプロセッサのためのスヌープキャッシュの検討
• オンチップマルチプロセッサのキャッシュメモリの検討
• オンチップマルチプロセッサのキャッシュメモリの検討
• マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : キャッシュの実装
• マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : 構成と実装
• マルチプロセッサチップを想定した並列計算機テストベッドATTEMPT-1 : 概要
• 問い合わせに基づく並列論理シュミレ-ションアルゴリズム
• マルチプロセッサの記憶システム (2) ( 計算機の記憶システム 4)
• マルチプロセッサの記憶システム(1)( 計算機の記憶システム 4)
• マルチプロトコルをサポートしたキャッシュシステムの実装と評価
• オンチップマルチプロセッサのキャッシュメモリの構成
• IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバヘッドの解析
• Zキャッシュ : オンチップマルチプロセッサ用キャッシュ
• 並列計算機シミュレータISISの実装
• Zキャッシュの提案と評価
• プロセッサ間交信評価システムMILLの並列計算機への実装
• ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化

もっと見る 閉じる

スポンサーリンク