可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1

スポンサーリンク

概要

論文の詳細を見る
バス結合型並列計算機ATTEMPT-1はマルチプロセッサチップを含む将来のマルチプロセッサにおけるキヤッシュの構造を研究するために我々が開発しているテストベッドである。ATTEMPT-1では、各部に複数の種類のPLD{FPGA.CPLD)を使い分ける事により、柔軟性の高くしかもある程度高速に動作するキャッシュ評価環境を実現する。キヤッシユ、バスの制御およびテストベッドに不可欠なパフォーマンスモニタは、SRAM型CPLD により実装され、キャッシュプロトコル、バスの動作速度等をハードウェア記述言語を書き換える事により変更することができる。一方、キャッシュのデータバス等高速動作が要求される部分はアンチヒューズ型FPGAを用いて実装され、高速性を保ちつつ、様々なキヤッシユサイズ、ラインサイズ、ウエイ数を実現することができる。上記の構造によりマルチプロセッサチップをを意識した様々な条件を設定して、評価を行なうことができる。
社団法人電子情報通信学会の論文
1996-04-26

著者

関連論文

もっと見る

スポンサーリンク