Zキャッシュの提案と評価
スポンサーリンク
概要
- 論文の詳細を見る
デバイス技術、美装技術の発展にともない、将来のバス結合型マルチプロセッサは1チップ上に実装されることが予想される。このような構成では、チップ内のキャッシュ間データ転送とチップ外の主記憶とのデータ転送の速度差が大きいため、主記憶との間の転送を極力避けることが望ましい。そこで本稿ではキャッシュラインのチップ外への追い出し量を減少させる手法として追い出しの対象となるラインを一時的に保存しておくキャッシュ機構(Zキャッシュ)を提案する。命令レベルシミュレーションによる簡単な評価の結果、アプリケーションによっては実行性能を最大20%程度改善できることが明らかになった。
- 社団法人電子情報通信学会の論文
- 1996-01-31
著者
関連論文
- 1K-5 仮想計算機を用いた分散処理のための負荷分散手法に関する研究(仮想化と言語処理系,学生セッション,アーキテクチャ)
- 並列計算機アドレストレーサMILL-liteのPVM上への実装
- MIN結合型マルチプロセッサ用トレースドリブンシミュレータ
- 並列計算機テストベッドATTEMPTの概観
- 並列計算機テストベッドATTEMPTの実装と評価
- 可変構造キャッシュシステム搭載のバス結合型並列計算機テストベッド / ATTEMPT-1の実装と評価
- 可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1
- シングルチップマルチプロセッサのためのスヌープキャッシュの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : キャッシュの実装
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : 構成と実装
- マルチプロセッサチップを想定した並列計算機テストベッドATTEMPT-1 : 概要
- 問い合わせに基づく並列論理シュミレ-ションアルゴリズム
- マルチプロセッサの記憶システム (2) ( 計算機の記憶システム 4)
- マルチプロセッサの記憶システム(1)( 計算機の記憶システム 4)
- マルチプロトコルをサポートしたキャッシュシステムの実装と評価
- オンチップマルチプロセッサのキャッシュメモリの構成
- IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバヘッドの解析
- Zキャッシュ : オンチップマルチプロセッサ用キャッシュ
- 並列計算機シミュレータISISの実装
- Zキャッシュの提案と評価
- プロセッサ間交信評価システムMILLの並列計算機への実装
- ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化