オンチップマルチプロセッサのキャッシュメモリの構成
スポンサーリンク
概要
- 論文の詳細を見る
半導体技術の発達により,1チップに集積できるトランジスタ量は非常に多くなっている.このような状況を踏まえ,1チップ上に小規模なマルチプロセッサシステムを構築する研究が盛んに行なわれており,チップも試作されている.このようなオンチップマルチプロセッサでは,チップ内外の転送速度のギャップが大きいため,チップ外との通信を最小化する必要がある.本研究では,キャッシュアクセスに関するプロセッサのストールを抑え,チップ内のキャッシュを効率的に使用することを目指し,セットアソシアティブキャッシュの各wayに異なるプロセッサが順に並列にアクセスするCyclicキャッシュを提案する.
- 一般社団法人情報処理学会の論文
- 1999-11-26
著者
関連論文
- 1K-5 仮想計算機を用いた分散処理のための負荷分散手法に関する研究(仮想化と言語処理系,学生セッション,アーキテクチャ)
- 並列計算機アドレストレーサMILL-liteのPVM上への実装
- MIN結合型マルチプロセッサ用トレースドリブンシミュレータ
- 並列計算機テストベッドATTEMPTの概観
- 並列計算機テストベッドATTEMPTの実装と評価
- 可変構造キャッシュシステム搭載のバス結合型並列計算機テストベッド / ATTEMPT-1の実装と評価
- 可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1
- シングルチップマルチプロセッサのためのスヌープキャッシュの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : キャッシュの実装
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : 構成と実装
- マルチプロセッサチップを想定した並列計算機テストベッドATTEMPT-1 : 概要
- 問い合わせに基づく並列論理シュミレ-ションアルゴリズム
- マルチプロセッサの記憶システム (2) ( 計算機の記憶システム 4)
- マルチプロセッサの記憶システム(1)( 計算機の記憶システム 4)
- マルチプロトコルをサポートしたキャッシュシステムの実装と評価
- オンチップマルチプロセッサのキャッシュメモリの構成
- IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバヘッドの解析
- Zキャッシュ : オンチップマルチプロセッサ用キャッシュ
- 並列計算機シミュレータISISの実装
- Zキャッシュの提案と評価
- プロセッサ間交信評価システムMILLの並列計算機への実装
- ローカルメモリを持つマルチプロセッサにおけるアプリケーションの最適化