物理レジスタ2段階解放による命令先行実行方式の評価(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
スポンサーリンク
概要
- 論文の詳細を見る
ロードはプロセッサの性能に大きな影響を与える操作であり,そのレイテンシの削減と,スケジュール・タイミングの改善は高い性能を得るための重要な要素である.これに対し我々は,物理レジスタの2段階解放と呼ぶ手法を用いた命令先行実行手法を提案した.しかし,本手法に対する評価は限定的なもので,より詳細な調査が必要である.本論文では,本手法を様々な視点から調査し,より詳細な評価を行った.その結果,本手法が現在の商用プロセッサに準じた構成において十分に有効であることを確認した.
- 一般社団法人情報処理学会の論文
- 2007-08-01
著者
関連論文
- 分岐方向の偏りを利用し破壊的競合を低減する分岐予測方式 (並列処理)
- 複数命令フェッチに対する並列分岐先予測/命令フェッチ機構(並列処理)
- VLIWマシンのための非数値計算応用向き広域命令スケジューリング手法
- サイクル時間評価による命令レベル並列処理マシンの性能比較
- 投機的実行を支援するアーキテクチャのハードウェア設計
- スーパースカラ・プロセッサにおける分岐命令の並列実行
- パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)
- スーパスカラプロセッサ-SARCH-のコードスケジューラ
- VT-CMOSキャッシュの性能低下をアドレス予測を用いて低減する先行起動機構(キャッシュ機構)
- 頻出値を利用した物理レジスタの共有化手法(プロセッサアーキテクチャ)
- 遺伝的アルゴリズムを用いた運転整理ダイヤの作成
- エリート個体群に共通の性質をサブゴールとする自立的漸進進化
- 遺伝的アルゴリズムを用いたオンライン分岐予測機構の設計
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェア
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- 自律的にサブゴールを獲得する漸進進化による理論回路自動設計
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- サブツリー評価値による遺伝的操作を用いた論理回路自動設計に関する研究
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- マルチコアプロセッサにおけるメモリ依存予測及び同期機構
- リオーダ・バッファのハードウェア量削減
- リオーダ・バッファの仮想的な拡大による先行実行
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- 遺伝的アルゴリズムの専用ハードウェア化
- クラスタ化スーパスカラ・プロセッサにおけるレジスタ・ファイルの階層化と選択的広域通信制御(マルチスレッド実行とプロセッサアーキテクチャ)
- 命令発行キューの遅延時間評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 値予測を用いた物理レジスタ2段階解放による命令先行実行方式の性能向上(プロセッサアーキテクチャ)
- 命令発行キューの深いパイプライン化(ARC-3:アーキテクチャ2,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 物理レジスタ2段階解放による命令先行実行方式の低消費電力化(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 物理レジスタ2段階解放による命令先行実行方式の評価(ARC-10 : アーキテクチャIII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- スーパスカラ・プロセッサのための物理レジスタ2段階解放(ARC-1: プロセッサ・アーキテクチャ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- SKYのマルチスレッド・モデルを実現したSMTプロセッサにおける物理レジスタの共有化手法(チップマルチプロセッサ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
- 非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)
- 投機的実行のためのアーキテクチャ上の支援
- 1.5MLIPS40ビット推論プロセッサ
- 単一チップ・マルチプロセッサSKYにおけるデータフローを考慮したスレッド分割技法(コンパイラ技術)
- 5. チップ・マルチプロセッサ(1.アーキテクチャ基盤技術, 新世代マイクロプロセッサアーキテクチャ(前編))
- パス選択によるソフトウェアパイプライニング
- プレディケーティング: VLIWマシンにおける投機的実行のためのアーキテクチャ上の支援
- パス選択によるソフトウェア・パイプライニング
- 分岐先バッファにおける分岐先情報の削減
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- 物理レジスタ2段階解放方式の低消費電力化手法の評価
- パイプラインステージ統合によるプロセッサの消費エネルギーの削減(プロセッサアーキテクチャ)
- 低消費電力化のための可変パイプライン
- 低レイテンシ1対1結合マルチポート・インターリーブ・キャッシュの評価
- クロスバスイッチをなくしたマルチバンクキャッシュ
- 関数呼び出し時のレジスタの退避/復元に着目したメモリリネーミング手法
- ライン・バッファ・ヒット/ミス予測を利用した動的命令スケジューリング
- 値予測を利用した分岐予測機構
- 値予測を用いた分岐予測機構の計算機性能に与える影響
- 仮想リオーダ・バッファ方式における選択的先行実行による低消費電力化
- 発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価
- コード再配置による命令キャッシュミスの削減
- コード再配置による命令キャッシュミスの削減
- コード再配置による命令キャッシュミスの削減
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 競合による予測精度低下を緩和する分岐予測機構 (機能論理設計, アーキテクチャ設計支援と一般)
- 直交性を考慮したハイブリッド分岐予測機構
- 最近の値の局所性を利用するロード値予測手法
- 最近の値の局所性に着目した共有化による物理レジスタ削減
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるメモリ同期機構の評価
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるスレッド分割技法の評価
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- 非数値計算応用向けスレッド・レベル並列処理マルチプロセッサ・アーキテクチャSKY(マルチメディアネットワークシステム)
- 両パス実行の性能評価と実行判定精度の改善
- 制御等価を利用したスレッド分割技法
- 制御依存解析と複数命令流実行を導入した投機的実行機構の提案と予備的評価
- sgshare分岐予測機構における選択機構が予測性能に与える影響の評価
- 動的な資源のリサイジングを組み合わせたデュアルターボブースト
- データ・キャッシュ・ミスの周期的発生を利用したヒット/ミス予測器
- 仮想リオーダ・バッファ方式におけるロード/ストア・キューの単純化(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- L1データ・キャッシュ・ミスに着目した命令発行キューの動的リサイジング(プロセッサ・アーキテクチャ,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- 非数値計算プログラムにおけるスレッド・レベル並列性の限界
- 仮想リオーダ・バッファ方式におけるロード/ストア・キューの単純化
- L1データ・キャッシュ・ミスに着目した命令発行キューの動的リサイジング
- 2レベル表方式による分岐先バッファ(並列処理)
- 分岐先アドレスの性質を利用した2レベル表による分岐先バッファの容量削減
- 競合による予測精度低下を緩和する分岐予測機構 (機能論理設計, アーキテクチャ設計支援と一般)