非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)

概要

論文の詳細を見る
マルチスレッド実行は、スーパスカラ方式の性能限界を大幅に上回ることができる技術として重要である。しかし、近年の研究では、非数値計算プログラムにおいて大きな性能向上は達成できていない。本論文では、非数値計算プログラムに内在するTLPを十分に引き出すためには、スレッド間のメモリ曖昧性除去技術にどの程度の高度さが要求されるかを調査した。SPECint95ベンチマークを用いて評価した結果、以下のことが明らかとなった。スレッド間メモリ依存違反は発生しないと楽観的に予測した場合、実際にはメモリ依存違反は頻繁に発生するため、TLPは厳しく制限される。高度な技術によりメモリ依存を予測した場合、各ロード命令に対し最も頻繁に発生するメモリ依存を予測できれば、利用可能なTLPはほぼ2倍に増加するが、依然として上限の64%に制限される。各ロード命令に対し頻度の高い順に2つ、または、4つのメモリ依存を予測できれば、それぞれ、半数、または、大部分のベンチマークプログラムにおいて、TLPは上限に達する。以上より、非数値計算プログラムに内在するTLPを十分に引き出すためには、各ロード命令に対し頻度の高い順に2つから4つのメモリ依存を予測できなければならないことが明らかとなった。
一般社団法人情報処理学会の論文
2004-02-02

非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク